JPH0379117A - ウインドコンパレータ - Google Patents
ウインドコンパレータInfo
- Publication number
- JPH0379117A JPH0379117A JP21622189A JP21622189A JPH0379117A JP H0379117 A JPH0379117 A JP H0379117A JP 21622189 A JP21622189 A JP 21622189A JP 21622189 A JP21622189 A JP 21622189A JP H0379117 A JPH0379117 A JP H0379117A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- turns
- voltage
- input terminal
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ウィンドコンパレータに関するものである
。
。
第３図は従来のウィンドコンパレータを示す回路図であ
る。第３図において、■裏は定電流源、Ｒｔ、Ｒｚはコ
ンパレータの基準電圧を決めるための抵抗、Ｑｌ−ｗ
Ｑｌｌはトランジスタ、Ｒ３−Ｒ８は抵抗である。
る。第３図において、■裏は定電流源、Ｒｔ、Ｒｚはコ
ンパレータの基準電圧を決めるための抵抗、Ｑｌ−ｗ
Ｑｌｌはトランジスタ、Ｒ３−Ｒ８は抵抗である。
次に動作について説明する。第３図の回路において、入
力端子ｖＯＴＩ−に、 Ｖ１以上の電圧を印加すると、
トランジスタＱ２とＱ３がオンする。そこで、Ｑ３に電
流が流れるためトランジスタＱ６がオンし、トランジス
タＱ９がオンするため出力電圧は唯Ｌ′となる。また、
入力端子ＶＯＴＬ、にｖ２以下ｖ１以下の電圧がかかる
と、トランジスタＱ３はオフし、そのためトランジスタ
Ｑ６がオフする。トランジスタＱ５もオフしているため
、Ｑｅはオフすることになυ、出力電圧は１Ｈ′となる
。次に、入力端子ＶＧＴＬＫｖ２以下の電圧を印加する
と、トランジスタＱ１がオンし、電流が流れる。したが
って、トランジスタＱ５がオンすることになり、Ｑ９も
オンし、出力電圧は再び１Ｌ′となる。。
力端子ｖＯＴＩ−に、 Ｖ１以上の電圧を印加すると、
トランジスタＱ２とＱ３がオンする。そこで、Ｑ３に電
流が流れるためトランジスタＱ６がオンし、トランジス
タＱ９がオンするため出力電圧は唯Ｌ′となる。また、
入力端子ＶＯＴＬ、にｖ２以下ｖ１以下の電圧がかかる
と、トランジスタＱ３はオフし、そのためトランジスタ
Ｑ６がオフする。トランジスタＱ５もオフしているため
、Ｑｅはオフすることになυ、出力電圧は１Ｈ′となる
。次に、入力端子ＶＧＴＬＫｖ２以下の電圧を印加する
と、トランジスタＱ１がオンし、電流が流れる。したが
って、トランジスタＱ５がオンすることになり、Ｑ９も
オンし、出力電圧は再び１Ｌ′となる。。
従来の回路は以上のように構成されているので、回路に
冗長度があり、素子数が多くなるという問題点があった
。
冗長度があり、素子数が多くなるという問題点があった
。
この発明は上記のような問題点を解消するためになされ
たもので、回路の冗長度をなくし素子数を削減すること
を目的とじ九ものである。
たもので、回路の冗長度をなくし素子数を削減すること
を目的とじ九ものである。
この発明に係る集積回路は、冗長度のある部分をなくシ
、素子数を削減したものである。
、素子数を削減したものである。
この発明に係る集積回路によれば、冗長度をなくするこ
とができ、素子数を削減することができる。
とができ、素子数を削減することができる。
以下、この発明の一実施例を第１図において説明する。
ｎは定電流源、Ｒ１，Ｒ２はコンパレータの基準電圧を
決めるための抵抗、Ｑ１〜Ｑ４ 、Ｑ８ 、 Ｑｓ〜Ｑ
ｌｌはトランジスタ、Ｒ４，Ｒ６−Ｒ８は抵抗である。
決めるための抵抗、Ｑ１〜Ｑ４ 、Ｑ８ 、 Ｑｓ〜Ｑ
ｌｌはトランジスタ、Ｒ４，Ｒ６−Ｒ８は抵抗である。
次に動作について説明する。第１図において、Ｖ ＯＴ
Ｉ、 Ｋ Ｖ１以上の電圧を印加すると、トランジスタ
Ｑ２とＱ３がオンする。そこで、Ｑａに電流が流れるた
め、トランジスタＱ６がオンし、続いてトランジスタＱ
９がオンするため出力電圧は′Ｌ′となる。
Ｉ、 Ｋ Ｖ１以上の電圧を印加すると、トランジスタ
Ｑ２とＱ３がオンする。そこで、Ｑａに電流が流れるた
め、トランジスタＱ６がオンし、続いてトランジスタＱ
９がオンするため出力電圧は′Ｌ′となる。
また、入力端子Ｖ ＯＴＬにｖ２以以上ｌ以下の電圧が
かかると、トランジスタＱ３はオフする。トランジスタ
Ｑ１はオフしているため、トランジスタＱ６はオフする
ことになる。するとトランジスタＱ９はオフして出力電
圧は１Ｂ′となる。次に入力端子Ｖ ＯＴＬにｖ２以下
の電圧を印加すると、トランジスタＱ１がオンし、電流
が流れる。したがって、トランジスタＱ６が再びオンす
ることになり、 Ｑ９もオンし、出力電圧は再び１Ｌ′
となる。
かかると、トランジスタＱ３はオフする。トランジスタ
Ｑ１はオフしているため、トランジスタＱ６はオフする
ことになる。するとトランジスタＱ９はオフして出力電
圧は１Ｂ′となる。次に入力端子Ｖ ＯＴＬにｖ２以下
の電圧を印加すると、トランジスタＱ１がオンし、電流
が流れる。したがって、トランジスタＱ６が再びオンす
ることになり、 Ｑ９もオンし、出力電圧は再び１Ｌ′
となる。
まな、第１図ではＮＰＮ入力のコンパレータについて説
明したが、第２図の様にＰＮＰ入力のコンパレータにつ
いても適応できる。。
明したが、第２図の様にＰＮＰ入力のコンパレータにつ
いても適応できる。。
以上のように、この発明によれば、従来のウィンドコン
パレータの機能と同一の機能を素子数を削減して実現す
ることができる。また、−船釣にＰＮＰ）ランジスタや
抵抗は大きな面積を必要とするため、従来に比べて集積
回路の面積を縮少することができる。
パレータの機能と同一の機能を素子数を削減して実現す
ることができる。また、−船釣にＰＮＰ）ランジスタや
抵抗は大きな面積を必要とするため、従来に比べて集積
回路の面積を縮少することができる。
第１図は本発明の半導体集積回路図、第２図にこの発明
の他の実施例の回路図、第３図は従来の半導体集積回路
を示す。 図中、工１は定電流源、ＲＩＭ−Ｒ８は抵抗、Ｑｌ−Ｑ
ｔｔはトランジスタ、ＶｏｒＬは入力端子、 Ｖｏｕｔ
は出力端子を示す。 なお、図中、同一符号は同−又は相当部分を示す。
の他の実施例の回路図、第３図は従来の半導体集積回路
を示す。 図中、工１は定電流源、ＲＩＭ−Ｒ８は抵抗、Ｑｌ−Ｑ
ｔｔはトランジスタ、ＶｏｒＬは入力端子、 Ｖｏｕｔ
は出力端子を示す。 なお、図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 二つのスレッシュホールドをもつ比較器において、二つ
の比較器の出力でＡＮＤ回路を形成し、少ない素子数で
実現したことを特徴とするウインドコンパレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21622189A JPH0379117A (ja) | 1989-08-22 | 1989-08-22 | ウインドコンパレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21622189A JPH0379117A (ja) | 1989-08-22 | 1989-08-22 | ウインドコンパレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0379117A true JPH0379117A (ja) | 1991-04-04 |
Family
ID=16685177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21622189A Pending JPH0379117A (ja) | 1989-08-22 | 1989-08-22 | ウインドコンパレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0379117A (ja) |
-
1989
- 1989-08-22 JP JP21622189A patent/JPH0379117A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03106215A (ja) | スイツチングヒステリシスを有するトリガ回路 | |
| JPH1011160A (ja) | 半導体集積回路 | |
| JPS61150505A (ja) | 増幅回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JPS63246023A (ja) | Ｅｃｌ集積回路 | |
| JP2517538Y2 (ja) | 双安定回路 | |
| JP2676623B2 (ja) | ヒステリシス回路 | |
| JPH0744435B2 (ja) | ３値回路 | |
| JPH01194796A (ja) | コントローラの入力回路 | |
| JPH031912B2 (ja) | ||
| JPS6143018A (ja) | 信号切換回路 | |
| JPS62165431A (ja) | エミツタ結合ａｎｄゲ−ト回路 | |
| JPS6212864A (ja) | タコメ−タ入力回路 | |
| JPH02218204A (ja) | オペアンプ用レベル拡大回路 | |
| JPS60236325A (ja) | 論理回路 | |
| JPS6316714A (ja) | 差動電流スイツチ回路 | |
| JPH02196968A (ja) | 発振器 | |
| JPH03283805A (ja) | 電流増幅回路 | |
| JPS58119014A (ja) | 電源装置 | |
| JPS60149216A (ja) | 抵抗値設定回路 | |
| JPS62194715A (ja) | 差動増幅器 | |
| JPH0313116A (ja) | フリップフロップ回路 | |
| JPH0432312A (ja) | コンパレータ回路 | |
| JPH09116393A (ja) | コンパレータ回路 | |
| JPH07109978B2 (ja) | 双安定回路 |