JPH0382092A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0382092A JPH0382092A JP21898889A JP21898889A JPH0382092A JP H0382092 A JPH0382092 A JP H0382092A JP 21898889 A JP21898889 A JP 21898889A JP 21898889 A JP21898889 A JP 21898889A JP H0382092 A JPH0382092 A JP H0382092A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- gauge
- dicing
- integrated circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 22
- 238000012790 confirmation Methods 0.000 abstract description 3
- 238000005259 measurement Methods 0.000 abstract description 3
- 230000000007 visual effect Effects 0.000 abstract 1
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 235000019219 chocolate Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は絶縁基板の表・裏両面にパターンを有する混成
集積回路に関する。
集積回路に関する。
梱数集積回路用の絶縁基板では、表・裏のパターンの相
対的ズレが電気的特性に影響するので、特に基板の切断
位置とパターンのズレが問題である。
対的ズレが電気的特性に影響するので、特に基板の切断
位置とパターンのズレが問題である。
従来より、絶縁板基板の表・裏パターンの相対的は位置
ズレの確認については、基板の端部がらのパターンの距
離を基板衣・裏について測定し、その差により表・裏パ
ターンの相対的なズレを判断するという方法がとられて
いた。
ズレの確認については、基板の端部がらのパターンの距
離を基板衣・裏について測定し、その差により表・裏パ
ターンの相対的なズレを判断するという方法がとられて
いた。
絶縁基板の分割方法は、チョコレートブレーク法、レー
ザースクライプ法、ダイシング法等が従来より実施され
ているが、その作業性について一長一短があり、適用す
る製品の特質に応じて使い分けられていた。
ザースクライプ法、ダイシング法等が従来より実施され
ているが、その作業性について一長一短があり、適用す
る製品の特質に応じて使い分けられていた。
なかでも寸法精度の良い分割方法としてはダイヤモンド
ブレードを使ったダイシングであり、表面パターンのズ
レを測定する場合には、ダイシングにより分割した基板
端部からパターンまでの寸法を、表・裏それぞれに対し
測定することにょリ、表・裏パターンの相対的ズレを確
認する方法が実施されている。
ブレードを使ったダイシングであり、表面パターンのズ
レを測定する場合には、ダイシングにより分割した基板
端部からパターンまでの寸法を、表・裏それぞれに対し
測定することにょリ、表・裏パターンの相対的ズレを確
認する方法が実施されている。
この方法では表・裏及びX−Y方向の測定がそれぞれ必
要なため、極めて複雑な作業となる欠点があった。
要なため、極めて複雑な作業となる欠点があった。
第3図に示すように、1は例えばセラミック等より作ら
れた絶縁基板1であり、2,3はそれぞれ基板1の表面
、裏面に形成された表裏パターン2及び裏面パターン3
である。
れた絶縁基板1であり、2,3はそれぞれ基板1の表面
、裏面に形成された表裏パターン2及び裏面パターン3
である。
4はダイヤモンドブレード等によりダイシングされた基
板1の端部4である。
板1の端部4である。
ここで、表面パターン2及び裏面パターン3の相対ズレ
を確認する方法を説明する。
を確認する方法を説明する。
基板1の表面及び裏面に対し直角に端部4がダイシング
されているものヒして、その端部4の表面側、裏面側の
端部4を起点としてパターンの端部までの距離a、b、
c、dを投影型顕微鏡等で測定し、表面パターン2.裏
面パターン3の中心の位置を(a −b ) / 2
、 (c −d ) / 2として求め、さらにこれ
らの値の差は表面パターン2及び裏面パターン3のズレ
としていた。
されているものヒして、その端部4の表面側、裏面側の
端部4を起点としてパターンの端部までの距離a、b、
c、dを投影型顕微鏡等で測定し、表面パターン2.裏
面パターン3の中心の位置を(a −b ) / 2
、 (c −d ) / 2として求め、さらにこれ
らの値の差は表面パターン2及び裏面パターン3のズレ
としていた。
従って、上述した表・裏パターンの相対的位置ズレの確
認方法では、表・裏のパターンに対し4か所、さらにX
方向、Y方向の確認が必要な場合は、合計8か所の寸法
測定及びそれらに応じたデータの処理及び判定作業が必
要である。
認方法では、表・裏のパターンに対し4か所、さらにX
方向、Y方向の確認が必要な場合は、合計8か所の寸法
測定及びそれらに応じたデータの処理及び判定作業が必
要である。
本発明の混成集積回路は、絶縁基板の表・裏画面に設け
たパターンを有する混成集積回路番こおいて、前記絶縁
性基板の基板端部の表・裏画面の少くとも一面に階段状
パターンゲージを設け、前記絶縁基板がダイシング法に
より分割されて、前記基板端部が前記階段状パターンゲ
ージのどこを通るかを測定することにより、表・裏のパ
ターンの相対的位置ズレを判定するこヒを特徴とする混
成集積回路を含んで構成されている。
たパターンを有する混成集積回路番こおいて、前記絶縁
性基板の基板端部の表・裏画面の少くとも一面に階段状
パターンゲージを設け、前記絶縁基板がダイシング法に
より分割されて、前記基板端部が前記階段状パターンゲ
ージのどこを通るかを測定することにより、表・裏のパ
ターンの相対的位置ズレを判定するこヒを特徴とする混
成集積回路を含んで構成されている。
次に本発明について図面を参照して説明する。
第1図は本発明の第1の実施例の平面図である。
絶縁基板1の表面(或いは裏面)の端部4の近くに位置
ズレ確認用の階段状パターンゲージらが設けられており
、ダイシングされた端部4の位置に応じて階段状のパタ
ーンゲージ5の一部が端部4に近い方から破線に示すよ
うに欠落するようになっており、その欠落する位置によ
り、ダイシングの位置とパターンのズレが目視により確
認することが可能である。
ズレ確認用の階段状パターンゲージらが設けられており
、ダイシングされた端部4の位置に応じて階段状のパタ
ーンゲージ5の一部が端部4に近い方から破線に示すよ
うに欠落するようになっており、その欠落する位置によ
り、ダイシングの位置とパターンのズレが目視により確
認することが可能である。
同様のパターンゲージ5を反対側にも設けることにより
、表・裏にある階段状パターンゲージ5のどの位置が欠
落しているかを確認するこヒにより、表・裏パターンゲ
ージのそれぞれヒダイシングされた位置のズレが分るの
で、表面、裏面ノくターンの相対ズレが目視により分る
。
、表・裏にある階段状パターンゲージ5のどの位置が欠
落しているかを確認するこヒにより、表・裏パターンゲ
ージのそれぞれヒダイシングされた位置のズレが分るの
で、表面、裏面ノくターンの相対ズレが目視により分る
。
階段状パターンゲージ5の階段部の高さを表・裏それぞ
れのパターンのズレの要求精度より小さくすることによ
り、表・裏パターンの相対ズレについて判定することが
可能である。
れのパターンのズレの要求精度より小さくすることによ
り、表・裏パターンの相対ズレについて判定することが
可能である。
例えば、ズレの要求精度±0.1m/mにより階段の高
さを0.02mmとすると、表・裏でダイシングの位置
が横切る線が階段の位置に通して例えば4つ以内であれ
ば規格以内であると計数化することが判定できる。
さを0.02mmとすると、表・裏でダイシングの位置
が横切る線が階段の位置に通して例えば4つ以内であれ
ば規格以内であると計数化することが判定できる。
第2図は本発明の第2の実施例を示す平面図である。
本実施例では階段状パターンゲージ5aの階段状の線幅
を細くした斜線に示す抵抗層6を設けると共に、その抵
抗部の抵抗値が測定できる電極7、〜7fを設けである
。
を細くした斜線に示す抵抗層6を設けると共に、その抵
抗部の抵抗値が測定できる電極7、〜7fを設けである
。
この例では、各電極間の抵抗値を順次測定することによ
り、ダイシングの位置が測定した抵抗値の異常ヒなって
表われることにより、パターンに対するダイシングの位
置が分るので、この作業を表・裏について実施すること
により、表・裏パターンの相対ズレの確認が抵抗値の測
定を行なう作業に置き替えられ容易になるという利点が
ある。
り、ダイシングの位置が測定した抵抗値の異常ヒなって
表われることにより、パターンに対するダイシングの位
置が分るので、この作業を表・裏について実施すること
により、表・裏パターンの相対ズレの確認が抵抗値の測
定を行なう作業に置き替えられ容易になるという利点が
ある。
ダイシング前に各電極7.〜71間の抵抗値を計測して
おくと、ダイシング後の計装置と比較して、極めて容易
に判定することが可能となる。
おくと、ダイシング後の計装置と比較して、極めて容易
に判定することが可能となる。
又ダイシング前に各電極間の抵抗値を一定値にトリミン
グ法により調整しておくと、ダイシング後の抵抗値の変
化の位置がより明確に判定することが可能になる。
グ法により調整しておくと、ダイシング後の抵抗値の変
化の位置がより明確に判定することが可能になる。
X、Y両方法の確認が必要な場合に、それぞれのパター
ンの対とX方向Y方向に必要なことは第1及び第2の実
施ともに同じである。
ンの対とX方向Y方向に必要なことは第1及び第2の実
施ともに同じである。
以上説明したように本発明は、位置ズレ確認用パターン
を本来のパターンを作ると同時に作ることにより、表・
裏画面にあるパターンの相対的位置ズレの確認が、パタ
ーンゲージの位置を寸法的に測定するのではなく、パタ
ーンゲージ目視により確認又は抵抗値の測定に置き替え
られるという効果がある。
を本来のパターンを作ると同時に作ることにより、表・
裏画面にあるパターンの相対的位置ズレの確認が、パタ
ーンゲージの位置を寸法的に測定するのではなく、パタ
ーンゲージ目視により確認又は抵抗値の測定に置き替え
られるという効果がある。
第1図は本発明の第1の実施例を示す平面図、第2図は
本発明の第2の実施例を示す平面図、第3図は従来の混
成集積回路の絶縁基板の一例の断面図である。 1・・・絶縁基板、2・・・表面パターン、3・・・裏
面パターン、4・・・端部、5,5.・・・階段状パタ
ーンゲージ、6・・・抵抗部、7.〜7f・・・電格。
本発明の第2の実施例を示す平面図、第3図は従来の混
成集積回路の絶縁基板の一例の断面図である。 1・・・絶縁基板、2・・・表面パターン、3・・・裏
面パターン、4・・・端部、5,5.・・・階段状パタ
ーンゲージ、6・・・抵抗部、7.〜7f・・・電格。
Claims (1)
- 絶縁基板の表・裏両面に設けたパターンを有する混成
集積回路において、前記絶縁性基板の基板端部の表・裏
両面の少くとも一面に階段状パターンゲージを設け、前
記絶縁基板がダイシング法により分割されて、前記基板
端部が前記階段状パターンゲージのどこを通るかを測定
することにより、表・裏のパターンの相対的位置ズレを
判定することを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21898889A JPH0382092A (ja) | 1989-08-24 | 1989-08-24 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21898889A JPH0382092A (ja) | 1989-08-24 | 1989-08-24 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0382092A true JPH0382092A (ja) | 1991-04-08 |
Family
ID=16728510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21898889A Pending JPH0382092A (ja) | 1989-08-24 | 1989-08-24 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0382092A (ja) |
-
1989
- 1989-08-24 JP JP21898889A patent/JPH0382092A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766576B2 (ja) | アライメント方法 | |
| JPH0382092A (ja) | 混成集積回路 | |
| JPH06186096A (ja) | 歪みゲージ及びその製造方法 | |
| KR20130105279A (ko) | 전극 기판과, 그 전극 기판을 구비하는 회로 패턴 검사 장치 | |
| JP2007328289A (ja) | レチクル,半導体チップ,及び半導体装置の製造方法 | |
| US6392252B2 (en) | Semiconductor device | |
| JPH07221414A (ja) | 半導体回路基板 | |
| JP2941182B2 (ja) | プリント基板及びその切断方法 | |
| JP3627275B2 (ja) | 半導体装置 | |
| JP2000235947A (ja) | 重ね合わせ精度測定マークおよび重ね合わせ精度測定方法 | |
| JPS6171691A (ja) | 分割用プリント基板の分割溝配設もれ検出方法 | |
| JPH1126533A (ja) | 層間絶縁膜の膜厚測定方法 | |
| JPH0432216A (ja) | 重ね合わせ精度及び寸法精度の評価方法 | |
| JP2740709B2 (ja) | 多層印刷配線板の積層ずれ検出方法 | |
| JPS61111531A (ja) | 半導体装置のマスク合わせ精度検出方法 | |
| JP2587614B2 (ja) | 半導体装置 | |
| JPS61240417A (ja) | 磁気ヘツドの製造方法 | |
| JPH0588134A (ja) | 液晶表示装置 | |
| JPH0341489Y2 (ja) | ||
| JPH05315714A (ja) | 検査用導体パターン付きプリント配線板 | |
| JP2001267704A (ja) | プリント基板 | |
| JP3063725B2 (ja) | キー溝形成マーク付きプリント基板及びこのプリント基板におけるキー溝の形成位置ずれ判別方法 | |
| JPH02192754A (ja) | 半導体装置 | |
| JPH088225A (ja) | 半導体装置の導体パターンの寸法検査方法 | |
| JPH0490114A (ja) | 薄膜磁気ヘッドウエハー及びその良否判定方法 |