JPH0383347A - 集積回路装置およびその製造方法 - Google Patents

集積回路装置およびその製造方法

Info

Publication number
JPH0383347A
JPH0383347A JP1220848A JP22084889A JPH0383347A JP H0383347 A JPH0383347 A JP H0383347A JP 1220848 A JP1220848 A JP 1220848A JP 22084889 A JP22084889 A JP 22084889A JP H0383347 A JPH0383347 A JP H0383347A
Authority
JP
Japan
Prior art keywords
integrated circuit
wire bonding
electronic circuit
circuit device
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1220848A
Other languages
English (en)
Inventor
Mitsuaki Fujihira
藤平　充明
Yoshiaki Tanaka
義明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP1220848A priority Critical patent/JPH0383347A/ja
Priority to KR1019900013235A priority patent/KR950000093B1/ko
Priority to EP19900116466 priority patent/EP0415343A3/en
Publication of JPH0383347A publication Critical patent/JPH0383347A/ja
Priority to US07/794,669 priority patent/US5196918A/en
Priority to US08/008,302 priority patent/US5306669A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01571—Cleaning, e.g. oxide removal or de-smearing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/759—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a laterally-adjacent discrete passive device

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子回路部品をワイヤボンディングにより
接続する集積回路装置に関する。
〔従来の技術〕
従来の集積回路装置は、第７図で示すように、基板１に
導電パターン２を印刷し、この導電パターン２上に平行
平板コンデンサ３やｔＣチップ４等の電子回路部品を接
続していた。これらの平行平板コンデンサ３やＩＣチッ
プ４はワイヤボンディングにより相互に直接あるいは導
電パターン２を介して接続されている。これらの電子回
路部品を導電パターン２上に接続する際には、エポキシ
やポリイミドを主成分とした樹脂接着剤、はんだ、ある
いはＡｕ−５ｉ％Ａｕ−５ｎ等のろう材が用いられてい
る。
〔発明が解決しようとする課題〕
ところで１．樹脂接着剤を使用する場合には樹脂の加熱
硬化の際に有機物により電極が汚染され、はんだを使用
する場合にはブラックスにより電極が汚染され、Ａｕ−
５Ｌ等のろう材を使用する場合には３００〜４５０℃で
加熱する為に電極表面が変質したり酸化被膜が形成され
、いずれも充分なワイヤボンディング強度が得られない
といった問題が多発していた。その為、ワイヤボンディ
ングに先立ち、電離気体によるクリーニング処理を施し
、これら電極表面の異物を除去していた。このクリーニ
ング処理の代表例として、Ａｒイオンを用いた逆スパツ
タクリーニング法がある。
第８図は、従来の集積回路装置を逆スパツタクリーニン
グ法で処理している状態を模式的に拡大して示すもので
ある。この場合、Ａｒイオン（図において黒丸で表示）
によりスパッタエツチングされた導電パターン２の構成
原子（図において白丸で表示）が、平行平板コンデンサ
３の側壁に再付着して電極３８％　３ｂを短絡させると
いう問題があった。
また、ＩＣチップが実装されている場合には、ＩＣチッ
プパターン部に導電パターンの構成原子が再付着し誤動
作させる等の欠点があった。
そこで本発明は、スパッタエツチングされた原子が再付
着することを防止し、集積回路装置の製造上の歩留り率
及び信頼性を向上させることを目的とする。
〔課題を解決するための手段〕
上記課題を達成するため、この発明は電子回路部品をワ
イヤボンディングにより接続する集積回路装置であって
、ワイヤボンディングに用いる電極（以下、「ワイヤボ
ンディング用電極」という。）を構成する原子よりもス
パッタ率の小さな原子で構成されたマスク材を電子回路
部品の周囲に配置していることを特徴とする。
また、電子回路部品をワイヤボンディングにより接続す
る集積回路装置の製造方法であって、ワイヤボンディン
グ用電極を構成する原子よりもスパッタ率の小さな原子
で構成されたマスク材を電子回路部品の周囲に配置して
製造することを特徴とする。
なお、ここで「ワイヤボンディング用電極」とは、平行
平板コンデンサの電極あるいは導電パターン等のように
、電子回路部品や下地材に直接ワイヤを接続する場合に
は、ワイヤが接続される接続部をいう。
〔作用〕
この発明は、以上のように構成されているので、ワイヤ
ボンディング用電極がスパッタエツチングされている間
にマスク材がスパッタエツチングされることがなく、ま
た、このマスク材は電子回路部品の周囲に配置されてい
るので、電子回路部品の下地材（例えば、導電パターン
）がスパッタエツチングされても、そのエツチングされ
た原子が電子回路部品まで飛散することはない。
〔実施例〕
以下、この発明の一実施例に係る集積回路装置を添付図
面に基づき説明する。なお、説明において同一要素には
同一符号を用い、重複する説明は省略する。
第１図は、本発明の一実施例に係る混成集積回路装置を
示す側面図である。基板５の上には、導電パターン６が
印刷されている。この導電パターン６の上には、平行平
板コンデンサやＩＣチップ等の電子回路部品８．９が接
着剤（マスク材）７を介して接続されている。接着剤７
のスパッタ率は、導電パターン６及び電子回路部品８．
９のスパッタ率より小さくなっている。ここで重要なこ
とは、接着剤７が電子回路部品８．９の底面積より広め
に塗布されており、接着剤７を構成する原子がワイヤボ
ンディング用電極を構成する原子よりもスパッタ率が小
さくなっている点である。その為、接着剤７は電子回路
部品８．９の周囲に配置されており、ワイヤボンディン
グ用電極が逆スパツタクリーニング法等でスパッタエツ
チングされても、接着剤７がスパッタエツチングされる
ことはない。
第２図は、この実施例に係る混成集積回路装置の一部を
逆スパツタクリーニング法で処理している状態を模式的
に拡大して示すものである。この場合、Ａｒイオン（図
において黒丸で表示）によりスパッタエツチングされた
原子（図において白丸で表示）は周囲に飛散するが、逆
スバッタクリニング法によりスパッタエツチングされな
い原子で構成された接着剤７が電子回路部品８の周囲に
配置されているので、飛散した原子は電子回路部品８ま
で到達しない。
第３図は、各種原子のＡｒイオンによるスパッタ率を示
すものである。例えば、ワイヤボンディング用電極の材
料としてＡｕを用いる場合には、そのスパッタ率より小
さい原子であるＳ　ｌ　、Ｇ　ｅ　。
Ｓｎ等を用いることができる。この場合、これらの原子
を含む合金であってもよい。例えば、エポキシ系樹脂、
Ａｕ−３，１５Ｓ　ｔ、Ａｕ−１２ＧｅＳＡｕ−２０Ｓ
ｎ等の上記接着材料としては一般的なものを使用するこ
とができる。Ａｕ−３，１５Ｓｉの場合、合金の約２０
（原子）％がＡｕと比較してスパッタ率が１桁小さいＳ
ｌから構成されており、加熱接着時には表面にＳｉＯ３
等の酸化膜が形成される為、Ａｕ−３゜１５Ｓｉのスパ
ッタ率はＡｕに比べて非常に小さくなる。
Ａｕ−１２ＧｅやＡｕ−２０Ｓｎの場合も同様である。
また、ワイヤボンディング用電極の材料としてＡｇ−Ｐ
ｄを用いる場合には、エポキシ系樹脂、ＳＳｎ−３６Ｐ
ｂ−２Ａはんだ等を使用することができる。例えば、Ａ
ｇ−Ｐｄとエポキシ系樹脂（Ａｇが添加されている場合
を含む）との組み合わせを使用する場合、エポキシ系樹
脂の主要構成元素はスパッタ率の非常に小さいＣ（炭素
）であり、Ａｇが添加されていても少量なので、エポキ
シ系樹脂のスパッタ率はＡｇ−Ｐｄに比べて非常に小さ
くなる。
第４図は、本発明の他の実施例に係る混成集積回路装置
を示す側面図である。上記実施例との差異は、導電パタ
ーン１０をマスク材として利用している点である。基板
５上には、導電パターン６．１０が印刷されている。導
電パターン１０を構成する原子のスパッタ率は導電パタ
ーン６を構成する原子のスパッタ率より小さくなってい
る。さらに、導電パターン１０は、電子回路部品の底面
積より広くなっており、その構成原子はワイヤボンディ
ング用電極を構成する原子のスパッタ率より小さくなっ
ている。その為、電子回路部品８．９の周囲には、マス
ク材（導電パターン１０）が配置された状態になってい
る。電子回路部品８．９は、拡大図で示すように、接着
剤１１により導電パターン１０上に固着されている。
次に、第１図を参照しつつ、第５図に基づき、本発明の
一実施例に係る集積回路装置の製造方法を説明する。第
５図は、この実施例に係る混成集積回路装置の製造方法
を示す工程図である。基板５上に印刷された導電パター
ン６上に、接着剤７を塗布する（ステップ１０１）。こ
の接着剤７は、ワイヤボンディング用電極を構成する原
子よりスパッタ率の小さい原子で構成されており、接続
される電子回路部品の底面積より広く塗布される。
この接着剤７の中央付近に電子回路部品８．９を配置す
る（ステップ１０２）。次に、接着剤７を加熱硬化して
（ステップ１０３）、配置した電子回路部品８．９を基
板５上に接続させる。この加熱硬化により、コンデンサ
やＩＣチップ等の電子回路部品８．９及び導電パターン
６のワイヤボンディング用電極に有機物系の汚染が発生
する。その為、この基板５をＡｒイオンによる逆スパツ
タクリーニング法により、クリーニング処理する（ステ
ップ１０４）。この場合、接着剤７の構成原子はワイヤ
ボンディング用電極を構成する原子よりスパッタ率が小
さく、さらに、汚染層はわずかに数１０オングストロー
ム程度と非常に薄いので、ワイヤボンディング用電極上
の汚染層は簡単に除去され、さらに、電極材料の表面が
スパッタエツチングされても接着剤７はほとんどスパッ
タエツチングされない。また、電子回路部品８．９の周
囲に接着剤７が配置されているので、導電パターン６が
スパッタエツチングされても、そのエツチングされた原
子が電子回路部品８．９まで飛散することがない。当該
クリーニング処理によってワイヤボンディング用電極の
表面には新しい清浄な表面が露出する。この新しい表面
に、ワイヤボンディングがなされるので（ステップ１０
５）、ワイヤボンディング強度は著しく向上する。
最後に、この発明に係る集積回路装置と従来例に係る集
積回路装置を用いて、平行平板コンデンサの短絡の有無
を比較した実験結果を示す。第６図はこの実験に用いた
装置を示すもので、同図（ａ）は従来例に係る装置、同
図（ｂ）は本発明に係る装置である。いずれも、基板１
２上に印刷されたＡｕの導電パターン１３を備え、この
導電パターン１３上にＡｕ−２０８ｎの接着剤１４を介
して厚さ１００μｍの平行平板コンデンサ１５を接続し
ている。ただし、本発明に係る装置では接着剤１４が平
行平板コンデンサ１５の外側に約１００μｍ程度露出す
るように、平行平板コンデンサ１５の底面積より広めに
塗布されている。これらの装置に対して、１００ＷのＲ
Ｆ電力を用いて３分間Ａｒイオンでスパッタエツチング
を行った。従来例に係る装置では１００個の装置の中で
６４個の装置が短絡したが、本発明に係る装置では１０
０個の装置の中で短絡した装置はなかった。
なお、本発明は上記実施例に限定されるものではない。
例えば、コンデンサやＩＣチップを接着した後で、それ
らの周囲にスパッタ率の小さなマスク材を配置してもよ
い。
また、上記実施例では複数の電子回路部品をワイヤボン
ディングで接続する混成集積回路装置を一例として説明
しているが、単一の電子回路部品をワイヤボンディング
で接続する場合にも適用できることはいうまでもない。
さらに、ＬＣＣ等のパッケージ内にコンデンサ等を組み
込む場合にも適用できる。
〔発明の効果〕
この発明は、以上説明したように構成されているので、
集積回路装置の製造上の歩留り率および信頼性を大幅に
向上することができる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る混成集積回路装置を示
す側面図、第２図は上記実施例に係る混成集積回路装置
の一部に逆スパツタクリーニング処理を施す状態を模式
的に拡大して示す側面図、第３図は各種原子のＡｒイオ
ンによるスパッタ率を示す図、第４図は本発明の他の実
施例に係る混成集積回路装置を示す側面図、第５図は本
発明の一実施例に係る混成集積回路装置の製造方法を示
す工程図、第６図は本発明に係る装置と従来例に係る装
置を示す側面図、第７図は従来技術に係る混成集積回路
装置を示す側面図、第８図は上記従来技術に係る混成集
積回路装置の一部に逆スパツタクリーニング処理を施す
状態を模式的に拡大して示す側面図である。 １．５．１２・・・基板、２．６．１０．１３・・・導
電パターン、３．１５・・・平行平板コンデンサ、４・
・・ＩＣチップ、７．１１．１４・・・接着剤、８．９
・・・電子回路部品。

Claims (1)

  1. 【特許請求の範囲】 １、電子回路部品をワイヤボンディングにより接続する
    集積回路装置であって、 前記ワイヤボンディングに用いる電極を構成する原子よ
    りもスパッタ率の小さな原子で構成されたマスク材を前
    記電子回路部品の周囲に配置していることを特徴とする
    集積回路装置。 ２、電子回路部品をワイヤボンディングにより接続する
    集積回路装置の製造方法であって、前記ワイヤボンディ
    ングに用いる電極を構成する原子よりもスパッタ率の小
    さな原子で構成されたマスク材を前記電子回路部品の周
    囲に配置して製造することを特徴とする集積回路装置の
    製造方法。
JP1220848A 1989-08-28 1989-08-28 集積回路装置およびその製造方法 Pending JPH0383347A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1220848A JPH0383347A (ja) 1989-08-28 1989-08-28 集積回路装置およびその製造方法
KR1019900013235A KR950000093B1 (ko) 1989-08-28 1990-08-27 집적회로장치 및 그 제조방법
EP19900116466 EP0415343A3 (en) 1989-08-28 1990-08-28 Integrated circuit device and method for manufacturing the same
US07/794,669 US5196918A (en) 1989-08-28 1991-11-18 Integrated circuit device and method for manufacturing the same
US08/008,302 US5306669A (en) 1989-08-28 1993-01-25 Integrated circuit device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1220848A JPH0383347A (ja) 1989-08-28 1989-08-28 集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0383347A true JPH0383347A (ja) 1991-04-09

Family

ID=16757492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1220848A Pending JPH0383347A (ja) 1989-08-28 1989-08-28 集積回路装置およびその製造方法

Country Status (3)

Country Link
EP (1) EP0415343A3 (ja)
JP (1) JPH0383347A (ja)
KR (1) KR950000093B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100678289B1 (ko) * 2001-12-10 2007-02-01 주식회사 효성 고흡수성 수지를 이용한 ｐｔｔ 카페트의 연속염색방법과상기 방법에 의해 제조된 ｐｔｔ카페트

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202747A (en) * 1981-11-09 1982-12-11 Nec Corp Electronic circuit device
JPS61101040A (ja) * 1984-10-24 1986-05-19 Hitachi Ltd ボンデイング装置
JPS63249344A (ja) * 1987-04-06 1988-10-17 Hitachi Ltd ワイヤボンデイング方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4444349A (en) * 1981-05-04 1984-04-24 Kulicke & Soffa Industries, Inc. Wire bonding apparatus
JPS6038868B2 (ja) * 1981-11-06 1985-09-03 富士通株式会社 半導体パツケ−ジ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202747A (en) * 1981-11-09 1982-12-11 Nec Corp Electronic circuit device
JPS61101040A (ja) * 1984-10-24 1986-05-19 Hitachi Ltd ボンデイング装置
JPS63249344A (ja) * 1987-04-06 1988-10-17 Hitachi Ltd ワイヤボンデイング方法

Also Published As

Publication number Publication date
KR910005431A (ko) 1991-03-30
KR950000093B1 (ko) 1995-01-09
EP0415343A3 (en) 1992-08-05
EP0415343A2 (en) 1991-03-06

Similar Documents

Publication Publication Date Title
JP3457348B2 (ja) 半導体装置の製造方法
US6551918B2 (en) Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment
US5449955A (en) Film circuit metal system for use with bumped IC packages
JPH0357617B2 (ja)
JPH0383347A (ja) 集積回路装置およびその製造方法
US5306669A (en) Integrated circuit device and method for manufacturing the same
JPH03101234A (ja) 半導体装置の製造方法
JP2538605B2 (ja) 電子部品の製造方法
JPH08172273A (ja) セラミック配線基板及びその実装構造体
JPH04242939A (ja) 半導体装置の実装構造およびその製造方法
JPH04323838A (ja) 半導体素子の実装方法
JPS61148859A (ja) 混成集積回路装置およびその製造方法
JPH0376190A (ja) 薄膜回路基板
JPH02140955A (ja) 半導体装置
JP3277830B2 (ja) 電子部品の組立て方法
JPS6031245A (ja) 半導体装置
JP3438197B2 (ja) 金属配線膜およびその製造方法
JPH02232947A (ja) 半導体集積回路装置およびその実装方法
JPH07114223B2 (ja) 半導体装置
JPH04314337A (ja) 半導体装置およびその製造方法
JPH0595027A (ja) フレキシブル回路基板の形成方法
JPH05109734A (ja) 半導体装置および半導体装置の製造方法
JPS639136A (ja) 半導体素子の突起電極形成方法
JPH0923054A (ja) プリント配線板の製造方法
JPH01289272A (ja) 突起電極の形成方法及び半導体装置