JPH0393063A - パルス検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は電気入力信号を受ける入力端部を有し特定の基
準レベルに重畳された電気入力信号のパルスを検出する
回路、およびその回路を具えたビデオレコーダに関する
ものである。ビデオレコーダにおける使用は特にこの記
録担体を覆う磁気記録担体の長手方向に磁気記録担体の
縁に延在する読み取りＣＴＬ用に企画されている。

（従来の技術） これらのＣＴＬパルスばビデオヘッドが磁気テープ上に
斜めに延在するビデオトラックを正しく追従することを
達成するために読み取られる。更にその上、これらのパ
ルスはＶＨＳビデオレコーダのＶＩＳＳまたハＶＡｓｓ
選択部分（ＶＩＳＳおよびＶＡＳＳハＶＨｓインデック
ス・アドレス捜査システムを意味する）に用いられるた
めに読み取られ得る。これらのパルスが異なるテープ速
度において異なる振幅とパルス幅とを有しえるので、Ｃ
ＴＬパルスを読み取ることにはしばしば問題が存在する
。

（発明が解決しようとする課題） 振幅と幅とが時間の関数として変化するパルスを正しく
検出することがよりよくできるパルス検出回路を提供す
ることが本発明の目的である。

（課題を解決するための手段） この目的のために、本発明による回路は、前記入力端部
に結合された第１入力端子、少なくとも第２入力端子お
よび出力端子を各々が有する少なくとも第１および第２
比較装置を具え、各比較装置の第２入力端子を定電位点
に結合し、前記基準レベルに対する相対振幅が第１の特
定値以上となるパルスを前記入力端部が受ける際にのみ
前記第１比較装置によりその出力端子に第１電気信号を
供給し、前記基準レベルに対する相対振幅が前記第１の
特定値よりも小さい第２の特定値以上となるパルスを前
記入力端部が受ける際に前記第２比較装置によりその出
力端子に第２電気信号を供給し、前記第１および第２比
較装置の出力端子をスイッチング手段の第１および第２
入力端子にそれぞれ結合し、このスイッチング手段の出
力端子を前記出力端部に結合し、他に出力端子に制御信
号を発生しこの制御信号を前記スイッチング手段の制御
信号入力端子に供給する手段を具え、この制御信号発生
手段の入力端子を前記入力端部に結合し、前記制御信号
発生手段により前記スイッチング手段に供給すべき制御
信号を発生して、前記基準レベルに対する振幅が第３の
値以上となるＮ１個（Ｎｌはｌに等しいかまたはこれよ
りも大きい整数）のパルスを前記入力端部が受ける際に
前記第１入力端子および出力端子を互いに結合する位置
に前記スイッチング手段が設定されるようにしたことを
特徴とする。異なるレコーダあるいは異なる磁気テープ
に対しておよび読み取りヘッドを通過する磁気テープの
転送の異なる速度に対して、パルス振幅の実質的なばら
つきが存在すると言う事実の認識に本発明は基づいてい
る。更にその上、読み取りヘッドを通過するテープの転
送速度が異なる場合には、読み取られたパルスは歪んで
おり、その歪みはなかんずく、高いテープ速度の場合に
オケるパルスの拡大においてそのパルス自身を表す。そ
れ故に、本発明による回路はパルスの大きさを監視して
、それに基づいて高いかまたは低い検出レベルを選択す
る。“高レベル”のすなわち第３の値より大きい相対振
幅のＮｌコレクタのパルスが印加されたかどうかを確認
することが基本的思想である。若し必要なら高い検出レ
ベルが選択される。これは、第１の値を意味する。この
とき第１の値より高い振幅のパルスがこの回路により検
出されて、これらのパルスの別の処理用の出力へ転送さ
れ、この第１の値より小さい振幅のパルスは転送されな
い。

Ｎｌが１より大きい場合には、Ｎ１個のパルスがＮ１個
の連続するパルスであり得る。もう一つの可能性はＮ１
個の第３の値より大きいパルスが特定期間内に起こるか
どうかをチェックすることである。

更にもう一つの可能性は、Ｎ１＋ｘ個のパルス（Ｘはｌ
より大きいかまたはｌと等しい整数）のサイクル内に第
３の値より大きいＮ１個のパルスが存在するかどうかを
チェックすることである。

この基本的な思想から出発して、幾つかの別の変形が可
能である。

第１の変形は、第１入力端子と出力部とが相互に結合さ
れた常態を設定する可能性を与える。

この目的のために、本発明による回路は、前記制御信号
発生手段により前記スイッチング手段に対する制御信号
を発生して、前記基準レベルに対する相対振幅が第４の
値と第５の値との間に置かれたＮ２個（Ｎ２はｌと等し
いかまたはｌより大きい）のパルスを前記入力部が受け
る際に前記第２入力端子および出力端子を互いに結合す
る位置に前記スイッチング手段が設定されるようにし、
かつ第３の値は第４の値より大きいかまたは等しく、第
４の値は第５の値より大きいことを特徴とする。

パルス計数に関して上に述べられたことはこの場合にも
適用する。それ故にＮ２個のパルスは連続するパルスか
または特定期間内に置かれたＮ２個のパルス、あるいは
各Ｎ２＋Ｙ個のパルス（ｙはｌより大きいかまたは１と
等しい整数）のサイクル内のＮ２個のパルスであり得る
。

本発明によると、それでＮ２個のパルスが“低レベル“
を有し、すなわち第４の値と第５の値との間の相対振幅
を有し、その後低検出レベルへの変換が達或される。こ
れは、第２の値を意味する。

第２の値より大きい振幅のパルスはそれからこの回路に
より転送される。第２の値より小さい振幅のパルスは転
送されない。第３の値は少なくとも第４の値と等しいよ
うに選択される。

この回路はさらに、前記制御信号発生手段が第１および
第２計数器を具え、第１計数器により前記第３の値より
も大きな相対振幅のパルスを計数するとともに、これら
パルスのＮ１個が計数されたのち出力端子に信号を発生
し、前記第２計数器により前記第３の値および第５の値
間の相対振幅のパルスを計数するとともにこれらパルス
のＮ２個か計数されたのち、出力端子に信号を発生し、
かつ、前記第１計数器の出力端子を前記制御信号発生手
段の出力端子に結合するようにしたことを特徴とする。

第１値を実質的に第３の値と等しくなるように、かつ第
２の値を少なくとも実質的に第５の値と等しくなるよう
に選択することにより、この回路は単純化され得る。こ
れは、パルスを検出するためと制御信号を出力するため
の両方に用いられ得る２個の比較器を必要とする。

そのような回路は更に、前記第１比較装置の出力端子を
前記第１計数器の入力端子に結合し、前記第２比較装置
の出力端子を前記第２計数器の入力端子に結合するよう
にしたことを特徴とし得る。

更にその上、第１および第２比較装置は、ＡＮＤゲート
を経て前記第１計数器の入力端子に結合するとともに第
２計数器のリセット入力端子に結合し、第２計数器の出
力端子を前記第１計数器のリセット入力端子に結合され
得る。

この回路が前記基準レベルに対して常に一つの特定の極
性を有し得るパルスを検出しなければならぬ場合には、
前記比較装置は各々一個の比較器のみを必要とする。

前記基準レベルに対して正極性と負極性の両方を有し得
るパルスを検出しなければならぬ回路は、前記比較装置
は各々が第１および第２入力端子並びに出力端子を有す
る２つの比較器を具え、これら比較器の第１入力端子を
前記入力端部に結合し、前記第１比較装置の第１比較器
の第２入力端子を前記第１比較装置の第２入力端子に結
合し、前記第１比較装置の第２比較器の第２入力端子を
第１比較装置の第３入力端子に結合し、第２比較装置の
第１比較器の第２入力端子を第２比較装置の第２入力端
子に結合し、第２比較装置の第２比較器の第２入力端子
を第２比較装置の第３入力端子に結合し、前記第１およ
び第２比較装置の第３入力端子の各々を定電位点に結合
し、前記比較装置の各々の第１および第２比較器の出力
端子を信号合戒素子を経て比較装置の出力端子に結合し
、前記基準レベルに対する振幅が基準レベルに対しそれ
ぞれ正および負の状態で前記第１の値以上となるパルス
を前記入力端部が受ける際にのみ前記第１比較装置の第
１および第２比較器により第３および第４電気信号をそ
れぞれ発生し、前記基準レベルに対する振幅が基準レベ
ルに対しそれぞれ正の状態および負の状態で前記第２の
値以上となるパルスを前記入力端部が受ける際に前記第
２比較装置の第１および第２比較器により第５および第
６電気信号をそれぞれ発生するようにしたことを特徴と
し得る。再び、第２値は少なくとも実質的に第５値と等
しくてよい。この場合にはこの回路は更に、前記２つの
比較装置の第１比較器の出力端子をＡＮＤゲートを経て
ＯＲゲートの第１入力端子に結合し、２つの比較装置の
第２比較器の出力端子を第２ＡＮＤゲートを経てＯＲゲ
ートの第２入力端子に結合し、前記ＯＲゲートの出力端
子を前記第１計数器の入力端子に結合するとともに前記
第２計数器リセット入力端子に結合し、前記第２比較装
置の第１および第２比較器の出力端子を第２０Ｒゲート
を経て第２計数器の入力端子に結合し、第２計数器の出
力端子を前記第１計数器のリセット入力端子に結合する
ようにしたことを特徴とし得る。本発明のもう一つの態
様では、第３値が第４値より大きいように選択され得る
。これが制御信号発生手段へ電圧ヒステリシスを導入す
る。このときこの回路は、前記制御信号発生手段は各々
が前記入力端部に結合された第１入力端子、定電位点に
結合された少なくとも第２入力端子および出力端子を有
する第１および第２比較装置を具え、前記制御信号発生
手段の第１および第２比較装置の出力端子を前記制御信
号発生手段の出力端子に結合された出力端子を有する信
号合成装置の第１および第２入力端子に結合し、前記基
準レベルに対する振幅が第３の値以上となるパルスを前
記入力端部が受ける際に前記制御信号発生手段の第１比
較装置により第３電気信号を供給し、前記基準レベルに
対する振幅が第３の値および第４の値間に位置するパル
スを前記入力端部が受ける際に前記制御信号発生手段の
第２比較装置により第４電気信号を供給し、相対振幅が
前記第３の値以上となるＮ１個のパルスを前記入力端部
が受けた後、前記制御信号発生手段により制御信号を発
生して相対振幅が前記第４の値よりも大きい第４の値以
上と，なる次のパルスを前記入力端部が受けた後前記ス
イッチング手段を第１入力端子が出力端子に結合される
位置に保持するようにしたことを特徴とし得る。

低検出レベルへの切り換えは、更に、前記基準レベルに
対する振幅が第４の値および第５の値の間に位置するパ
ルスを前記入力端部が受ける際に前記第２比較装置によ
り第５電気信号を発生し、相対振幅が第４の値および第
５の値の間に位置するＮ２個のパルスを前記入力端部が
受けた後、前記制御信号発生手段により制御信号を発生
して相対振幅が前記第３の値よりも小さな次のパルスを
前記入力端部が受けた際前記スイッチング手段を第２入
力端子が出力端子に結合される位置に保持するようにし
たことを特徴とする回路によって達成され得る。

制御信号発生手段に電圧ヒステリシスを有する回路のも
う一つの態様は、Ｎｌ＝１とし、各比較装置は各々が第
１および第２入力端子並びに出力端子を有する２つの比
較器を具え、これら比較器の第１入力端子を前記入力端
部に結合し、前記第１比較装置の第１比較器の第２入力
端子を前記第１比較装置の第２入力端子に結合し、前記
第１比較装置の第２比較器の第２入力端子を前記第１比
較装置の第３入力端子に結合し、前記第２比較装置の第
１比較器の第２入力端子を前記第２比較装置の第２入力
端子に結合し、前記第２比較装置の第２比較器の第２入
力端子を前記第２比較装置の第３入力端子に結合し、前
記第１および第２比較装置の第３入力端子の各々を定電
位点に結合し、前記第１比較装置の第１および第２比較
器の出力端子を前記スイッチング手段の第１入力端子の
第１および第２サブ−入力端子にそれぞれ結合し、前記
第２比較装置の第１および第２比較器の出力端子を前記
スイッチング手段の第２入力端子の第１および第２サブ
−入力端子にそれぞれ結合し、前記基準レベルに対する
振幅が基準レベルに対しそれぞれ正または負の状態で前
記第１の値以上となるパルスを前記入力端部が受ける際
６このみ前記第１比較装置の第１および第２比較器によ
り第６および第７電気信号を発生し、前記基準レベルに
対する振幅が基準レベルに対しそれぞれ正および負の状
態で前記第２の値以上となるパルスを前記入力端部が受
ける際に前記第２比較装置の第１および第２比較器によ
り第８および第９電気信号をそれぞれ発生するようにし
、前記制御信号発生手段の第１および第２比較装置の各
々は少なくとも第１および第２入力端子並びに出力端子
を各々が有する２つの比較器を具え、これら比較器の第
１入力端子を前記入力端部に結合し、第１比較装置の第
１比較器の第２入力端子を第１比較装置の第２入力端子
に結合し、前記第■比較装置の第２比較器の第２入力端
子を第１比較装置の第３入力端子に結合し、第２比較装
置の第１比較器の第２入力端子を第２比較装置の第２入
力端子に結合し、第２比較装置の第２比較器の第２入力
端子を第２比較装置の第３入力端子に結合し、第１およ
び第２比較装置の第３入力端子の各々を定電位点に結合
し、前記比較装置の各々の第１および第２比較器の出力
端子を信号合戊素子を経て前記制御信号発生手段の出力
端子に結合し、前記基準レベルに対する振幅が基準レベ
ルに対しそれぞれ正または負の状態で前記第３の値以上
となるパルスを前記入力端部が受ける際にのみ前記第１
比較装置の第１および第２比較器により第１０および第
１１電気信号を発生し、基準レベルに対しそれぞれ正お
よび負の状態の振幅が第３の値および第４の値の間に位
置するパルスを前記入力端部が受ける際に前記第２比較
装置の第１および第２比較器により第１２および第１３
電気信号をそれぞれ発生するようにし、前記信号合成装
置により第１０番目〜第１３番目の信号から制御信号を
発生させて前記相対振幅が前記基準値に対し正の状態で
第３の値以上となるパルスを前記入力端部が受ける際に
前記第１入力端子の第２サブ−入力端子を前記出力端子
に結合する位置に前記スイッチング手段が設定されるよ
うにし、前記相対振幅が前記基準値に対し負の状態で第
３の値以上となるパルスを前記入力端部が受ける際に前
記第１入力端子の第１サブ−入力端子を前記出力端子に
結合する位置に前記スイッチング手段か設定されるよう
にしたことを特徴とし得る。

この場合にはこのヒステリシス効果は、前記基準レベル
に対する相対振幅が基準レベルに対し正の状態で第３の
値以上となるパルスを前記入力端部が受けた後、前記制
御信号発生手段により制御信号を発生して、前記基準レ
ベルに対する相対振幅が基準レベルに対し負の状態で第
４の値以上となる次のパルスを前記入力端部が受けた後
、前記第１入力端子の第ｉサブ−入力端子を前記出力端
子に結合する位置に前記スイッチング手段が設定される
ようにしたこと、および前記基準レベルに対する相対振
幅が基準レベルに対し負の状態で第３の値以上となるパ
ルスを前記入力端部が受けた後、前記制御信号発生手段
により制御信号を発生して、前記基準レベルに対する相
対振幅が基準レベルに対し正の状態で第４の値以上とな
る次のパルスを前記入力端部が受けた後、前記第１入力
端子の第２サブ−入力端子を前記出力端子に結合する位
置に前記スイッチング手段が設定されるようにしたこと
をそれ自身明らかにする。

それで、低検出レベルへの切り換えは、前記基準レベル
に対し正のパルスを受けた後、前記制御信号発生手段に
より制御信号を発生して前記第２入力端子の第１サブ−
入力端子を出力端子に結合する位置に前記スイッチング
手段が設定されるようにしたこと、および前記基準レベ
ルに対し負のパルスを受けた後、前記制御信号発生手段
により制御信号を発生して前記第２入力端子の第２サブ
−入力端子を出力端子に結合する位置に前記スイッチン
グ手段が設定されるようにしたことにより達或され得る
。

（実施例） 以下、図面により本発明の実施例を詳細に説明する。

第１図は、１番目の比較器デバイス２及び２番目の比較
器デバイス３のそれぞれｌ番目の入力点（＋）に結合す
る入力端子ｌを持つ回路の１番目の実施例を示す。２つ
の比較器デバイスの各々はｉつの比較器を有する。１番
目の比較器デバイス２の２番目の入力点く一）は一定電
位の点４に結合し、２番目の比較器デバイス３の２番目
の入力点（−）は一定電位の点５に結合する。比較器デ
バイス２及び３のそれぞれの出力点６及び７は、制御可
能なスイッチの形態を取る切換え手段Ｓ１の入力点Ｃ及
びａにそれぞれ結合する。スイッチＳ１の出力点ｂは、
回路の出力点８に結合する。出力点６及び７はＡＮＤゲ
ート９の入力点にも結合し、該ＡＮＤゲート９は、計数
器ＩＯの計数入力点ｃ１と計数器１ｌの復帰入力点とに
結合する出力点を持つ。

更にまた出力点７は計数器１ｌの計数入力点ｃｌにも結
合する。また計数器１ｌの“ｎ＝Ｎ２”出力点が計数器
１０の復帰入力点に結合し、計数器ＩＯの“ｎ＝Ｎ１”
出力点がスイッチＳ１の制御信号入力点１２に結合する
。

比較器２は、規準レベルＵｒｅｆに関連して相対振幅が
１番目の値を超えていることを示すパルスを入力端子１
がもし受信するならば、専ら１番目の電気信号（論理“
１”信号）を供給するのに適合するものである。そこで
電位ＵＤＩが一定電位の点４に与えられ、上記１番目の
値はＵＤＩ−Ｕｒｅｆに等しくなる。Ｕｒｅｆは必ずし
も０ボルトである必要はないのであって、寧ろある特定
の０でない直流電圧であってよい。苑で上記の「専ら」
という用語は、パルスがｉ番目の値を超えている場合に
のみ比較器２は１番目の電気信号を供給するという意味
であることに留意されたい。比較器２はパルスが１番目
の値より低い相対振幅を持つならば１番目の電気信号を
供給しない。

比較器３は、規準レベルＵ　ｒｅｆに関連して相対振幅
が２番目の値を超えているパルスを入力端子１がもし受
信するならば、２番目の電気信号（論理“１”信号）を
供給するのに適合するものである。

電位ＵＤ２が点５に与えられるから、上記２番目の値は
ＵＤ２−Ｕｒｅｆに等しくなるであろう。この実施例で
は、３番目、４番目及び１番目の値は相互に等しく、２
番目の値は５番目の値に等しい。

スイッチＳｌが端子ａとｂを相互に結合する位置にあれ
ば、計数器Ｎｌは３番目の値より大きい相対振幅を持つ
パルス、すなわち第２ａ図に見られるようにＵＤＩより
大きいパルスを計数する。この時間帯中に比較器３によ
り検出されたパルス、すなわち結果的にＵＤ２より大き
い振幅を持つパルスは、出力端子８に転移される。ＵＤ
ｌより大きい振幅を持つＮ１個の継起的パルスがカウン
トされた後に論理“ｌ”信号が計数器１０の“ｎ＝Ｎ１
”出力点に現れる。

スイッチＳｌの制御信号入力点１２に与えられるこの信
号の影響の下に、スイッチＳｌは端子Ｃとｂを相互に結
合する位置にセットされる、第２ｂ図を参照。この瞬間
から比較器２により検出されたパルス、すなわち結果的
にＵＤｌより大きい振幅を持つパルスは、出力端子８に
転移される。そうすると計数器１０の計数はｎ＝Ｎｌに
留まる。

次にＵＤＩとＵＤ２の中間にある振幅を持つパルスが入
力端子に与えられると仮定する。計数器ｌ１の復帰入力
点にはＡＮＤゲート９によって復帰パルスが与えられて
いないから、今や計数器ｌ１は計数できる。そのような
パルスがＮ２個計数された瞬間に、計数器１１の“ｎ＝
Ｎ２”出力点が論理“ｌ”となる。

その結果として、復帰信号が計数器１０の復帰入力点に
与えられ、計数器ＩＯを“０”に復帰させる。そしてス
イッチＳｌが端子ａとｂを相互に結合する位置に復帰す
る、第２ｂ図を参照。

第１図の回路中に示される制御信号発生器手段は、破線
で囲まれたブロックｌ３内に位置するエレメントを持っ
ている。パルス検出のための比較器が、スイッチＳｌの
制御信号入力点１２に与えられる制御信号を得るために
も用いられていることは明らかである。

第３図は、第１図の回路を規準レベルＵｒｅｆに関連し
て正及び負の極性のパルスを検出するように拡大したも
のを示す。此処では１番目の比較器デバイス２′は、１
番目の比較器２．１と２番目の比較器２．２と、及びＳ
−Ｒフリップフロップ２０を有する。また２番目の比較
器デバイス３′は、１番目の比較器３．１と２番目の比
較器３．２と、及びＳ−Ｒフリップフロップ２ｌを有す
る。

入力端子ｌは比較器２．１及び３．１の非反転入力点（
＋）と比較器２．２及び３．２の反転入力点（−）とに
結合している。比較器２．１及び３．１の反転入力点（
−）は一定電位の点４．１及び５．１にそれぞれ結合し
ている。比較器２．２及び３．２の非反転入力点（＋）
は一定電位の点４．２及び５．２にそれぞれ結合してい
る。比較器２．１及び２．２の出力点６．１及び６．２
は、フリップフロップ２０の設定（ｓｅｔ）入力点及び
復帰（ｒｅｓｅｔ）入力点にそれぞれ結合している。

フリップフロップ２０のＱ一出力点はスイッチＳｌの入
力端子Ｃに結合している。比較器３．１及び３．２の出
力点７．１及び７．２は、フリップフロップ２ｌの設定
入力点及び復帰入力点にそれぞれ結合している。フリッ
プフロップ２１のＱ一出力点はスイッチＳｌの入力端子
ａに結合している。

比較器２．１及び３．１の出力点６．１及び７．１は、
ＡＮＤゲート９の入力点にそれぞれ結合している。

比較器２．２及び３．２の出力点６．２及び７．２は、
ＡＮＤゲート２２の入力点にそれぞれ結合している。

２つのＡＮＤゲートの出力点は、ＯＲゲート２４を経由
して計数器ｌＯの計数入力点ｃｌに結合している。

比較器３．１及び３．２の出力点７．１及び７．２は、
ＯＲゲート２３を経由して計数器１１の計数入力点ｃｌ
に結合している。入力端子１を経由して比較器３．１及
び３．２に与えられたパルスは、先ず最初に増幅器２５
で増幅される。増幅器２５の利得ファクタの適切な選択
がなされている場合には、点４．１と５．１及び点４．
２と５．２には等しい電位を供給できる。入力端子ｌが
１つのパルスを受信し、規準レベルＵｒｅｆに関連する
該パルスの振幅がＵｒｅｆに関連して正の方向にｌ番目
の値（・ＵＤＩ−Ｕｒｅｆ）を超えている時に、比較器
２．１が（３番目の）電気信号（論理“ｌ”）を供給す
ることは明らかである。

また、入力端子ｌが１つのパルスを受信し、規準レベル
Ｕｒｅｆに関連する該パルスの振幅がＵｒｅｆに関連し
て負の方向に１番目の値を超えている時に、比較器２．
２が（４番目の）電気信号（論理“ｌ”）を供給するこ
とも明らかである。更にまた、入力端子１がｉつのパル
スを受信し、Ｕｒｅｆに関連する該パルスの相対振幅が
Ｕｒｅｆに関連して正の方向に２番目の値（＝ＵＤ２　
−　Ｕｒｅｆ）を超えている時に、比較器３．１が（５
番目の）電気信号（論理“１“）を供給することも明ら
かである。また、入力端子１がＩつのパルスを受信し、
Ｕｒｅｆに関連する該パルスの相対振幅がＵ　ｒｅｆに
関連して負の方向に２番目の値を超えている時に、比較
器３．２が（６番目の）電気信号（論理“１”）を供給
することも明らかである。第３図に示す回路の動作は第
１図に示す回路のそれと同様である。その振幅がＵｒｅ
ｆに関連してＵＤＩより大きいＮ１個のパルスが入力端
子ｌにあたえられると（第４ａ図参照）、計数器ＩＯは
これらのパルスを計数する。この瞬間にはスイッチＳ１
はａ−ｂの位置にある。上述のようなＮ１個のパルスを
受信した後に、計数器１０によってスイッチＳ１の制御
信号入力点１２に与えられる制御信号に応じて、スイッ
チＳｌはその位置を（他の）位置ｃ−ｂに変える（第４
ｂ図参照）。ＵＤ２とＵＤＩの間にある相対振幅を持つ
パルスが入力端子ｌに与えられると、第４ａ図に見られ
るように、計数器１ｌがこれらのパルスを計数する。そ
れはこの場合ＯＲゲート２４が計数器１１の復帰入力点
にいかなる復帰パルスも与えないからである。計数器１
１がＵＤＩとＵＤ２の間の振幅を持つＮ２個の継起的パ
ルスを計数したならば（第４ａ図参照）、計数器ｌ１の
“ｎ＝Ｎ２”出力点は「高」になり、従って計数器ＩＯ
は０にセットされ、それによりスイッチＳ１をａ−ｂの
位置に復帰させる。

併しながら比較器により検出されたパルスは、その出力
点の後にＳ−Ｒフリップフロツブ２０及び２１があるの
で出力端子８には転移せず、その代わりに矩形波が転移
され、その立ち上がり及び立ち下がりエッジは検出され
たパルスの検出の瞬間を示すのである。この実施例では
、比較器２．１，２．２、３．ｌ、３．２が制御信号発
生器手段手段１３’の一部分を形或していることは明ら
かである。

第１図及び第３図に示される実施例では、振幅がＵＤＩ
より大きい８１個のパルスを、計数器１０が計数する。

これらのパルスは振幅がＵＤＩより大きい８１個の引き
続いたパルスである必要はない。制御信号発生器手段手
段ｌ３及び１３’は、計数器１０がスイッチＳｔの制御
信号入力点１２に「高」制御信号を供給する前に、振幅
がＵＤＩより大きいＮ１個の引き続いたパルスのみを計
数できるようなやり方に適合するものであってもよい。

第１図の実施例に対しては、このことが第１ａ図に示さ
れる。第１ａ図は、第１図の制御信号発生器手段手段１
３にさらに追加して、検出器ｉ５、ＯＲゲート１６、Ａ
ＮＤゲート１７及びインバータｌ８を有するものを示す
。検出器１５は、ＵＤ２とＵＤＩの間にある相対振幅を
持つパルスが入力端子１に与えられると、「高」制御信
号を供給するのに適合している。パルスを計数器１０が
計数しスイッチＳｔはａ−ｂの位置にある時間帯には計
数器１０の“ｎ＝Ｎ１”出力点は「低」であろう。この
ことはインバータ１８を介して「高」信号がＡＮＤゲー
ト１７に与えられることを意味する。

今、小さい振幅のパルス、すなわちＵＤ２とＵＤＩの間
の振幅のパルスが与えられると、検出器１５は「高」制
御信号を供給し、それはＡＮＤゲート１７及びＯＲゲー
ト１６を経由して計数器１０の復帰入力点に与えられ、
この計数器を０に復帰させる。計数器１０は、振幅がＵ
ＤＩより大きいＮ１個の引き続いたパルスが与えられた
時にのみ、その最終カウントに到達する。

第５図は、規準レベルＵｒｅｆに関し単一の極性のパル
スを検出する回路で、電圧ヒステリシスを具えた制御信
号発生器手段手段を有するものの実施例を示す。Ｎ１＝
Ｎ２＝１と仮定する。但しこの仮定は必ずしも必要では
ないことに留意されたい。

もしＮ１とＮ２が１に等しくないならば、制御信号発生
器手段手段１３’は第１図及び第３図に示す実施例中の
制御信号発生器手段手段と同様に、計数器を設けなけれ
ばならない。本実施例では制御信号発生器手段手段１３
″は、比較器デバイス３０、比較器デバイス３Ｉ、切換
え手段Ｓ２及びＤフリップフロッフ３２を有し、後の２
つのエレメント（切換え手段Ｓ２とＤフリップフロップ
３２）が信号合成装置４５を構成する。入力端子ｌは単
一比較器として構築された比較器デバイス３０の１番目
の入力点（＋）に結合し、また２番目の比較器デバイス
３ｌの１番目の入力点３３にも結合する。比較器３０の
もう一方の入力点（−）は一定電位の点３４に結合する
。比較器３１の２番目の入力点３５及び３番目の入力点
３６は一定電位の点３７及び３８にそれぞれ結合する。

比較器３０及び比較器３１の出力点３９及び４０はスイ
ッチＳ２の入力点Ｃ及びａにそれぞれ結合する。スイッ
チＳ２の出力端子ｂはフリップフロップ３２のＤ入力点
に結合する。フリップフロップ３２のＱ出力点は、遅延
素子３２′を経由してスイッチＳｌの制御信号入力点１
２とスイッチＳ２の制御信号入力点４１とに結合する。

もしフリップフロップ３２の出力信号が論理“１”であ
れば、スイッチＳ１はｃ−ｂの位置にあり、スイッチＳ
２はａ−ｂの位置にある。もしフリップフロップ３２の
出力信号が論理“０″であれば、スイッチＳｌはａ−ｂ
の位置にあり、スイッチＳ２はｃ−ｂの位置にある。比
較器２と３及びスイッチＳｌを有する検出装置は、第１
図に示す回路中の対応するコンポネントと同じやり方で
再び動作する。

制御信号発生器手段手段１３′の動作は第６図中のテー
ブルを用いて説明される。入力端子１に与えられるパル
スがＵｒｅｆに関連して３番目の値より大きい相対振幅
を持つならば、若しくはパルスの振幅がＵＤ３すなわち
点３４の電位より大きいならば、比較器３０は（３番目
の）信号（論理“１”）を出力する。このことが第６図
のＡ列に示されている。この列は比較器３０の出力を示
す。

Ｕｒｅｆに関連して３番目の値と４番目の値との間にあ
る振幅のパルスが入力端子ｌに与えられるならば、換言
すればパルスの振幅がＵＤ３とＵＤ４の間に位置するな
らば、比較器３１は、論理“１”である（４番目の）電
気信号をその出力点に伝える。

相対振幅が４番目の値と５番目の値との間にあるパルス
が入力端子ｌに与えられるならば、比較器３ｌは、論理
“０”である（５番目の）電気信号を供給する。これら
はすべて第６図のＢ列に示されている。比較器３ｌの正
しい動作のために、ＵＤ４に等しい電位とＵＤ５に等し
い電位とがそれぞれ点３７と３８とに与えられる。様々
な電位が ＵＤ５＜ＵＤ４＜ＵＤ３　　及び ＵＤ２＜ＵＤＩ という関係に従う。ＵＤ３はＵＤＩに等しいように、ま
たＵＤ５はＵＤ２に等しいように選択できることは明ら
かである。好適なのは ＵＤ５≦ＵＤ２＜ＵＤＩ＜ＵＤ４＜ＵＤ３と言う選択が
なされることである。スイッチＳｌ及びＳ２は最初にそ
れぞれａ−ｂ及びｃ−ｂの位置にあるものとして、すな
わちフリツプフロツプ３２の出力は論理“０”であると
して、また　ＵＤ５はＵＤ２に等しいとして、回路は次
のように動作する。

振幅がＵＤ２とＵＤ３の間にあるパルスが入力端子１に
与えられる。このパルスは比較器３及びスイ・ソチＳｌ
を経由して出力端子８に転移する。パルスが入力端子ｌ
に転移されたほぼその瞬間に、フリップフロップ３２の
クロック入力点ｃｌに与えられるクロック・パルスが得
られる。比較器３０の出力点３９は与えられたパルスの
影響の下に論理“０”であるから、フリップフロップ３
２のＱ出力はこのクロック・パルスの後も論理“０”の
ままである。今、振幅がＵＤ３より大きいパルスが与え
られると、このパルスもまた比較器３及びスイッチＳ１
を経由して出力端子８に転移する。さらに比較器３０の
出力は「高」になる。今やフリップフロツプ３２に与え
られたクロック・パルスにより、Ｄ入力点上の論理「高
」信号はＱ出力点に転移し、スイッチＳｌ及びＳ２は遅
延時間Ｔの後にそれぞれｃ−ｂ及びａ−ｂの位置に切り
換えられる。遅延時間Ｔは、与えられたパルスが来てい
る間はスイッチが切り換わらず、次のパルスが来る前に
は切り換わっているものでなければならない。

ＵＤ４＞ＵＤＩであるから、比較器２はびスイッチＳ１
は振幅がＵＤ４より大きいパルスを出力端子の転移する
。なお、スイッチの位置には変化がなＬ）。これは比較
器３ｌの出力が論理“ｌ”のままであり、フリップフロ
ツプ３２にクロック・パルスが与えられてもフリップフ
ロップの出力も論理“ｌ“のままだからである。

振幅がＵＤ５とＵＤ４の間にあるパルスが入力端子ｌに
与えられると、比較器３１の出力点４０は論理“０“に
なろう。次にフリップフロツプ３２に与えられるクロッ
ク・パルスによってＱ出力は「低」となり、スイッチＳ
ｌ及びＳ２は遅延時間Ｔの後にそれぞれａ−ｂ及びｃ−
ｂの位置に切り換えられる。引き続き振幅がＵＤ５とＵ
Ｄ３の間にあるパルスはスイッチＳ１及びＳ２の位置に
は影響を与えないであろう。このことはヒステリシスが
　ＵＤ４とＵＤ３の間の範囲で得られることを意味する
。それ以前の状態に依存して、振幅がＵＤ４とＵＤ３の
間の範囲のパルスに対しスイッチ８１は位置ｃ−ｂかあ
るいは逆に位置ａ−ｂになるであろう。

フリップフロップ３２に与えられるクロック・パルスｃ
ｌは、例えば最少のしきい値を持つ比較翫の出力信号か
ら得られる。ＵＤ５がＵＤ２に等しいならばこれは従っ
て比較器３となるであろう。この目的のために比較器３
の出力点は遅延を経由してモノステーブルに結合するこ
とができ、該モノステーブルはその出力点をフリップフ
ロツプ３２のクロック入力点に結合している。クロック
・パルスＣ１が入力端子ｌに未だパルスの存在している
瞬間に出現するようなやり方で、遅延を選択しなければ
ならないことは明らかである。このことは第６図中のス
イッチＳ１及びＳ２の位置が、第６図のテーブル中の左
側の欄“ａｍｐｌ″に示される振幅を持つパルスの次の
パルスに関係することを意味する。

第７図は、規準レベルに関して正及び負の振幅のパルス
を検出するための回路を示し、該回路は履歴効果も有す
る。又もや比較器デバイス２′は、切り換え手段Ｓ１の
入力点５１．Ｉ及び５１．２にそれぞれ結合するそれぞ
れの出力点６．１及び６．２を持つ２つの比較器２．１
及び２．２を有する。また、比較器デバイス３Ｎは、切
り換え手段Ｓｔ’の入力点５２．１及び５２．２にそれ
ぞれ結合するそれぞれの出力点７．１及び７．２を持つ
２つの比較器３．１及び３．２を有する。切り換え手段
Ｓｔ’は２つのスイッチＳ１．１、Ｓ１２とフリップフ
ロップ５３を有する。入力点５１．１すなわち切り換え
手段８１′のｌ番目の入力の１番目の副入力点は、スイ
ッチＳｌｌの端子Ｃに結合している。入力点５２．１す
なわち切り換え手段Ｓｔ’の２番目の入力の１番目の副
入力点は、スイッチＳｌｌの端子ａに結合している。入
力点５１．２すなわち切り換え手段３１’のｌ番目の入
力の２番目の副入力点は、スイッチＳ１２の端子Ｃに結
合している。入力点５２．２すなわち切り換え手段Ｓｔ
’の２番目の入力の２番目の副入力点は、スイッチＳ１
２の端子ａに結合している。スイッチＳｌｌ及びＳ１２
の端子ｂはフリップフロツプ５３の設定入力点及び復帰
入力点にそれぞれ結合している。

フリップフロツプ５３のＱ出力は切り換え手段８１′の
出力を構或し、該出力点は出力端子８に結合する。

在で制御信号発生器手段手段１３”　’は、１番目の比
較器３０．１及び２番目の比較器３０．２を持つ１番目
の比較器デバイス３０′と、１番目の比較器３１．１及
び２番目の比較器３１．２を持つ２番目の比較器デバイ
ス３１’と信号合戒装置４５′とを有する。

比較器３０．１は、第５図の比較器３０と同一であり同
様のやり方で動作する。比較器３１．１は、第５図の比
較器３１と同一であり同様のやり方で動作する。

同じく、比較器２．１及び３．１は、第５図の比較器２
及び３とそれぞれ同一であり同様のやり方で動作する。

第７図の比較器２．２は、第３図の比較器２．２と増幅
器２５との組合せと同様のやり方で動作する。同じく、
第７図の比較器３．２は、第３図の比較器３．２と増幅
器２５との組合せと同様のやり方で動作する。比較器３
０．２は、入力端子１に結合する反転入力点と一定電位
の点３４．２に結合する非反転入力点とを持つ。規準レ
ベルＵｒｅｆに引用された電位一ＵＤ３が上記の点に与
えられる。この比較器は、もし入力端子ｌに与えられた
パルスがＵｒｅｆに関し３番目の値ＵＤ３を負の側に超
える値を持っていたら、論理“１″の（１１番目の）電
気信号をその出力点３９．２に送り出す。比較器３１．
２は、入力端子ｌに結合する入力点３３．２を持ち、一
定電位（　Ｕ　ｒｅｆに関し−Ｕ　Ｄ４）の点３７．２
に結合する入力点３５．２を持ち、また一定電位（Ｕｒ
ｅｆに関し−ＵＤ５）の点３８．２に結合する入力点３
６．２を持つ。

比較器３１．２は、入力端子ｌがＵｒｅｆに関し負の側
に３番目の値と４番目の値との間にある振幅を持つパル
スを受信すると、論理“１”の（１３番目の）電気信号
を供給し、また入力端子ＩＪ（Ｕｒｅｆに関し負の側に
４番目の値と５番目の値との間にある振幅を持つパルス
を受信すると、論理“０”の（１５番目の）電気信号を
供給する。

比較器の出力点３９．　１，　３９．２、４０．　Ｌ　
４０．　２は信号合成装置４５′の入力点に結合する。

信号合成装置４５′は切り換え手段Ｓｌ′に対し制御信
号を供給する。この制御信号は、２つの副制御信号ＣＳ
ＩとＣＳ２を有し、これらはそれぞれ制御信号入力点１
２．１と１２．２に、出力点４６．１と４６．２とをそ
れぞれ経由して与えられる。副制御信号ＣＳ１はスイッ
チＳｌｌを制御し、副制御信号ＣＳ２はスイッチＳ１２
を制御する。

この回路の動作は次のごとくである。

スイッチＳ１２は位置ａ−ｂにあることが想定される（
第８Ｃ図参照）。スイッチＳｌｌの位置は無関係であっ
て、位置“ａ−ｂ“又は位置“ｃ−ｂ“であり得る（第
８ｂ図参照）。瞬間ｔ　＝　ｔ　Ｆにおいて、ＵＤ３よ
り大きい振幅を有する正のパルスが入力端子ｌへ印加さ
れる（第８ａ図参照）。このパルスの影響のもとに、制
御信号発生器手段１３”’がスイッチＳ１２を位置ｃ−
ｂヘセットされるようにする制御信号ＣＳ２を発生する
（第８Ｃ図参照）。更に、スイッチＳｌｌがまだこの位
置にない場合には、スイッチＳｌｌが位置ａ−ｂヘセッ
トされる（第８ｂ図参照）。これは毎回ＵＤ５より大き
い振幅を有する正のパルスが検出されると達成される。

瞬間ｔ＝ｔ２において、ＵＤ３より大きい振幅を有する
負のパルスが（第８ａ図参照）スイッチＳｌｌを位置ｃ
−ｂヘセットされるようにする（第８ｂ図参照）。

更に、スイッチＳ１２が位置ａ−ｂヘリセットされる（
第８ｃ図参照）。このスイッチ設定は毎回ＵＤ５より大
きい振幅を有する負のパルスが検出されると得られる。

瞬間ｔにおいてＵＤ４より大きいがＵＤ３より小さい振
幅の正のパルスが入力端子ｌへ印加される（第８ａ図参
照）。再びスイッチＳＩが位置ａ−ｂヘリセットされる
（第８ｂ図参照）。瞬間ｔ４において、ＵＤ４より大き
いがＵＤ３より小さい振幅の負のパルスが入力端子ｌへ
印加される（第８ａ図参照）。スイッチＳｌｌが位置ｃ
−ｂヘセットされ、（第８ｂ図参照）かつスイッチＳ１
２が位置ａ−ｂヘセットされる。ＵＤ５より大きいがＵ
Ｄ４より小さい振幅を有する正のパルスが、瞬間ｔ５に
おいてスイッチＳｌｌを位置ａ−ｂヘセットされるよう
にする（第８ｂ図参照）。瞬間ｔ６におけるパルスのよ
うな（第８ａ図参照）ＵＤ５とＵＤ４との間の振幅の連
続的なパルスは、もはやスイッチＳｌｌとＳ１２との設
定を変化させない。

続いて瞬間ｔ７においてＵＤ４とＵＤ３との間の振幅を
有する正のパルスが入力端子Ｌへ印加された場合には（
第８ｄ図参照）、これはスイッチＳ１２の設定を変えら
れるようにしない。瞬間ｔ８においてＵＤ４とＵＤ３と
の間の振幅である負のパルスの受１に際しても、スイッ
チＳｌｌに同じことを適用する。

スイッチ３１２が位置ｃ−ｄヘセットされる（第８ｆ図
参照）のは、ＵＤ３より大きい振幅を有する正のパルス
が瞬間ｔ３において受信されるまでではない（第８ｄ図
参照）。振幅がＵＤ４より大きくかつより小さいくても
よい瞬間１１０における負のパルスがスイッチＳｌｌを
位置ｃ−ｂヘセットされるようにする（第８Ｃ図参照）
。再び先の状態に依存して、ＵＤ４とＵＤ３との間の振
幅を有するパルスが一方の場合にはスイッチを位置ｃ−
ｂへ変更されるようにし、他方の場合には変更されない
ようにすることは明らかである。

第９図は第７図の信号合成装置４５′の一実施例を示す
。この回路は第１０ａ図に図解したまうな１”Ｌ論理装
置を具える。第１０ｂ図は第１０ａ図の装置の回路図を
示す。この装置の入力端子７０はｎｐｎトランジスタ７
２のベースへ結合されている。このトランジスタのコレ
クタはこの装置の出力端子７１へ結合されている。正の
電源電圧（＋）が電流源７３を介してトランジスタ７２
のベースへ結合されており、そのトランジスタのエミッ
タは接地されている。この装置はインバータとして動作
する。論理“０”信号が入力端子７０へ印加された場合
には出力端子７ｌは論理“ｌ”となり、逆もまた同様で
ある。

相互に結合された出力端子を有する二つのこれらの装置
（第１１ａ図参照）の動作は、第１１ｂ図の表によって
図解されている。論理“０”である装置の出力が優勢で
あることは明らかである。これは入力信号Ｘ１とＸ２が
両方共論理“０”である場合にのみ、出力信号Ｙが論理
“ｌ”となることを意味する。

第１２ａ図は二つの出力端子を有する装置を示している
。この装置の回路図を第１２ｂ図に示す。入力端子７６
の信号が論理“１”である場合にはすべて出力端子が論
理“０”である。入力信号が論理“０”である場合には
、出力状態は出力端子がもう一つの装置の出力端子へ結
合されているかどうかに依存する。この他の装置の出力
端子が“高”である場合には、第１２図の装置の出力端
子も“高”となる。二つ以上の出力端子を有する装置の
動作は第１２図に示した装置の動作と同様である。

さて、第９図に示した回路の動作をもっと詳細に説明す
る。最初に、ＵＤ５はＵＤ２と等しいと仮定されること
に注意すべきである。これは、第７図の比較器３１，ｉ
と３１．２とが、比較器９０．１と９０．２（第９図参
照）と同じ方法で構成され得ることを意味し、これらの
比較器ではパルスの振幅がＵＤ４及びＵＤ４とのみ比較
される必要がある。第９図は信号合成装置４５′の例を
示すのみではなく、二つのスイッチＳｌｌ及びＳＩ２と
出力フリップフロップ５３の一層詳細をも与えている。

明確に言えば、ゲートＧｌ，　Ｇ２，　Ｇ３及びＧ４が
スイッチＳｌｌを構成し、ゲートＧ１６，　Ｇ１７，　
Ｇ１８及びＧ１９がスイッチＳ１２を構或する。更にゲ
ートＧ２７，　Ｇ２８，　Ｇ２９，　Ｇ３０が出力フリ
ップフロツプ５３を構或する。

比較器２．１の出力信号である信号ＣＩが端子９１を介
して第９図に示した回路へ印加される。これは、パルス
がＵＤＩより大きい振幅を有する場合に信号Ｃｌが論理
“ｌ”であることを意味する。比較器３．１の出力信号
であるＣ２が端子９２へ印加される。その結果、パルス
の振幅がＵＤ２より大きい場合は信号Ｃ２は論理“１”
である。

信号ＤＩ即ち比較器２．２の出力信号が端子９３へ印加
される。これは、負のパルスの振幅が絶対値でＵＤＩよ
り大きい場合Ｄｉが論理“ｌ”であることを意味する。

比較器３．２の出力信号であるが端子９４へ印加され、
その結果、負のパルスの振幅が絶対値でＵＤ２より大き
い場合は、Ｄ２は論理″１”である。

比較器３０．１の出力信号であるＡ１が端子９５へ印加
される。これは、パルスの振幅がＵＤ３より大きい場合
はＡ１が論理“１”であることを意味する。比較器３０
．２の出力信号である信号Ａ２が端子９６へ印加される
。これは、負のパルスの振幅が絶対値でＵＤ３より大き
い場合にＡ２が論理“１”であることを意味する。信号
Ｂｌ’が端子９７へ印加される。パルスの振幅がＵＤ４
より大きい場合にはＢｌ’は論理“０″である。信号８
２’が端子９８へ印加される。負のパルスの振幅が絶対
値でＵＤ４より大きい場合はＢ２’は論理“０″である
。

この回路は次のように動作する。

ＵＤ３より大きい振幅の正のパルスが入力端子１へ印加
されたと仮定すると、端子９５上の信号ＡＩがゲートＧ
ｌＯを論理“０２になるようにするので、ゲート０１８
は論理“ｌ“になる。スイッチＳ１２はセットされる。

この結果として、ゲートＧ１５は“低”であり、信号Ｄ
２はスイッチＳ１２の出力信号に作用できない。第７図
において、これはＳＬ２が位置ｃ−ｂにあることを意味
する。フリップフロップ５３のセット入力を構或するゲ
ートＧ３０へ印加される入力信号は、ゲートＧ１４に作
用できる信号旧により指令される。常態では、ゲートＧ
１４の出力信号は論理“高”であり、ゲートＧ３０の出
力信号は“低”である。入力端子ｌへ現れる負のパルス
が、絶対値がＵＤＩより大きい振幅を有する場合には、
ゲートＧ１４が“低”となり、ゲートＧ３０が“高”に
なるので、フリップフロップ５３がセットされる。

結論として、これは、フリップフロップ５３の設定がＵ
ＤＩより大きい絶対値の振幅を有する負のパルスにより
決定され、ＵＤ２より大きい（がしかしＵＤＩよりは小
さい！）絶対値の振幅を有する負のパルスによって決定
されるのではないことを意味する。更にその上、絶対振
幅がＵＤ３より大きい負のパルスが入力端子１上に現れ
た場合にはゲートＧ１２は“高”になり得る。これは端
子９８へ印加される信号Ｂ２’の故である。ゲートＧｌ
ｌはいまや“低”になるので、信号Ａ２はもはやなんら
の影響をも有し得ない。ゲートＧｌが“高”になり、ス
イッチＳｌｌをセットされるようにする。第７図におい
て、これは、スイッチＳｌｌが位置ｃ−ｂにあることを
意味する。従って、Ｓｌｌの“設定”は絶対値がＵＤ４
より大きい振幅を有する負のパルスにより達戊されて、
絶対値がＵＤ３より大きい振幅を有する負のパルスによ
っては達成されない。

Ｓ１２はＵＤ３（あるいはＵＤ４）より大きい振幅を有
するパルスにより最初にセットされなかった場合には、
Ｓｌｌの設定はＵＤ３より大きい絶対値の振幅を有する
負のパルスの存在あるいは不在に依存する。まったく、
この時ゲートＧ１２は、端子９８上の信号には関係なく
、低であり得る。

ＵＤ２より大きい振幅の正のパルスが印加された場合に
、フリップフロップＦＦＩが“高”になり、Ｓｌｌがリ
セットされる。振幅が絶対値でＵＤ２より大きい負のパ
ルスが印加された場合に、フリツプフロップＦＦ２がセ
ットされ、Ｓ１２をリセットされるようにする。ＦＦＩ
は振幅が絶対値でＵＤ２より大きい負のパルスに際する
信号Ｄ２によってリセ・ソトされる。

同様に、ＦＦ２はＵＤ２より大きい振幅の正のパルスに
際する信号Ｃ２によってリセットされる。Ｓｌｌがリセ
ットされた場合、信号Ｃ２がゲートＧ６内で抑止される
。Ｓ１２がセットされた場合、信号Ｄ２がゲートＧ１５
内で抑止される。これは、大きい振幅の正のパルスがそ
れに先立つ負のパルスが大きい振幅を有すると言う事実
によって予期され、その逆もまた同様であることを意味
する。

絶対値でＵＤＩより大きい振幅をを有する負のパルスが
信号ＣＩによってフリップフロップ５３をセットしたの
と同じ方法で、ＵＤＩより大きい正のパルスは信号Ｃｌ
によってフリップフロツプ５３をリセットする。それと
は逆に、ＵＤＩより小さい振幅の正のパルスが受信され
た場合には、フリップフロップ５３はリセットされない
。いまやＢｌ’は“高”に留まっているので、Ｓ１２は
信号路Ｇ９，　ＧＩＯを介してセットされない。これは
、負側においては検出レベルがＵＤ２に置かれることを
意味する。その代わりに、これは、Ｇ１５がもはや抑止
されないので、絶対値でＵＤ２より大きい振幅を有する
負の信号、即ち信号Ｄ２がフリップフロップ５３をセッ
トできることを意味する。先の正のパルスがリセット信
号をこのフリップフロップに対して生じていないので、
このフリップフロップ５３はすでにセットされているこ
とは注意すべきである。この負のパルスは−ＵＤ３レベ
ルを横切らない。この結果として、入力Ａ２は“低”の
ままであり、スツッチＳｌｌはセットされない。次の負
のパルスに際して、フリップフロップ５３は信号Ｃ２に
よってリセットされる。

引き続いてパルスがＵＤ３より小さいままである場合に
は、フリップフロップ５３は信号Ｄ２及びＣ２によりそ
れぞれ毎回セット及びリセットされる。

第１３図は、記録担体８０の長手方向に対して傾いてい
るトラック８．１に記録されたビデオ信号の読み取り中
のビデオレコーダにおける、本発明による回路の使用を
図解している。この記録担体８０は記録担体の縁におい
て、かつ記録担体の長手方向に補助トラック８２も有し
ている。このトラック内に制御パルス８３が記録されて
いて、その制御パルスが記録担体８０の転送の速度を正
しく制御するために用いられている。この目的のために
、パルス８３が静止読み取りヘッド８４によって読み取
られる。

このヘッド８４によって読み取られたパルスは、読み取
り増幅器８６へ印加される。この読み取り増幅器８６は
、例えば本出願人が平威２年８月２４日付で出願した特
許明細書に記載した書き込み・読み取り装置であっても
よい。読み取り増幅器８６の出力端子８７ほこの回路８
５の入力端子ｌへ結合されている。それ故に、この回路
は第１〜８図を参照して記載された態様のうちの一つと
同じ方法で構成されてもよい。

ビデオレコーダの動作のこれ以上の説明は、Ｓｔｕｔｔ
ｇａｒｔ　Ｂ．Ｇ．Ｔｅｍｂｅｒにより１９８５年に発
行された、Ｂ．　Ｍｏｒｇｅｎｓｔｅｒｎによる本　“
Ｔｅｃｈｎｉｋ　ｄｅｒｍａｇｎｃｔｉｓｃｈｅｎ　Ｖ
ｉｄｅｏｓｉｇｎａｌａｕｆｚｅｉｅｈｎｕｎｇ″、特
にこの本の第６章になされている。

【図面の簡単な説明】

第１図は基準レベルに対して単一極性のパルスを検出す
る回路の一実施例を示し、 第１ａ図はもっと詳細に第１図の回路の制御信号発生器
手段を示し、 第２ａ図は電気入力信号を示し、第２ｂ図は第１図に示
した回路での切り換え手段の位置を示し、第３図は基準
レベルに対して正及び負極性のパルスを検出する回路の
一実施例を示し、第４ａ図は電気入力信号を示し、第４
ｂ図は第３図の示した回路での切り換え手段の位置を示
し、第５図は基準レベルに対して単一の極性のパルスを
検出する回路の一実施例を示し、その制御信号発生器手
段は電圧ヒステリシスを現し、第６図は第５図に示した
回路での数点での信号値と、入力端子へ印加されたパル
スの振幅値の数に対するこの回路内でのスイッチの相当
する位置とを与える表であり、 第７図は基準レベルに対して正のパルスと負のパルスと
を検出する回路の一実施例を示し、その制御信号発生器
手段も電圧ヒステリシス効果を現し、 第８図は入力端子へ印加された可能な数個のパルス振幅
に対して第７図に示した回路でのスイッチの切り換え位
置を示し、 第９図はさらに仕上げられた第７図に示した回路の制御
信号発生器手段を示し、 第１０．　１１．　１２図は第９図に示した回路に使用
するための多くの要素を示し、 第１３図はビデオレコーダに使用された本発明による回
路を示す。 ２．２’，２’，３．３’，３’・・・比較装置２、１
，　２．２，　３．１，　３．２・・・比較器９，　　
１７．　２２・・・ＡＮＤゲート１０．　１１・・・計
数器 １３．　１３’　．　１３’　　１３”’・・・制御信
号発生器手段１５・・・検出器 １６，　２３．　２４・・・ＯＲゲートｌ８・・・イン
バータ ２０．　３２．　５３・・・フリップフロップ２５・・
・増幅器 ３０．　３０’　，　３１．　３１’・・・比較装置３
０．１，　３０．２，　３１．１，　３１．２・・・比
較器３２′・・・遅延装置 ４５．　４５’・・・信号合成装置 ７２・・・ｎｐｎ　　｝ランジスタ ７３・・・電流源 ８０・・・記録担体 ８ｌ・・・トラック ８２・・・補助トラック ８３・・・パルス ８４・・・静止読み取りヘッド ８６・・・読み取り増幅器 ９０．１，　９０．２・・・比較器増幅器電１１一 Ｃフ Ｕ一 ｒ）

Claims (1)

1. 【特許請求の範囲】 １、電気入力信号を受ける入力端部を有し、特定の基準
   レベルに重畳された電気入力信号のパルスを検出する回
   路において、前記入力端部に結合された第１入力端子、
   少なくとも第２入力端子および出力端子を各々が有する
   少なくとも第１および第２比較装置を具え、各比較装置
   の第２入力端子を定電位点に結合し、前記基準レベルに
   対する相対振幅が第１の特定値以上となるパルスを前記
   入力端部が受ける際にのみ前記第１比較装置によりその
   出力端子に第１電気信号を供給し、前記基準レベルに対
   する相対振幅が前記第１の特定値よりも小さい第２の特
   定値以上となるパルスを前記入力端部が受ける際に前記
   第２比較装置によりその出力端子に第２電気信号を供給
   し、前記第１および第２比較装置の出力端子をスイッチ
   ング手段の第１および第２入力端子にそれぞれ結合し、
   このスイッチング手段の出力端子を前記出力端部に結合
   し、他に出力端子に制御信号を発生しこの制御信号を前
   記スイッチング手段の制御信号入力端子に供給する手段
   を具え、この制御信号発生手段の入力端子を前記入力端
   部に結合し、前記制御信号発生手段により前記スイッチ
   ング手段に供給すべき制御信号を発生して、前記基準レ
   ベルに対する振幅が第３の値以上となるＮ１個（Ｎ１は
   １に等しいかまたはこれよりも大きい整数）のパルスを
   前記入力端部が受ける際に前記第１入力端子および出力
   端子を互いに結合する位置に前記スイッチング手段が設
   定されるようにしたことを特徴とするパルス検出回路。 ２、前記制御信号発生手段により前記スイッチング手段
   に対する制御信号を発生して、前記基準レベルに対する
   相対振幅が第３の値以上となるＮ１個（Ｎ１は１よりも
   大きい整数）の連続パルスを前記入力端部が受ける際に
   前記第１入力端子および出力端子を互いに結合する位置
   に前記スイッチング手段が設定されるようにしたことを
   特徴とする請求項１に記載のパルス検出回路。 ３、前記制御信号発生手段により前記スイッチング手段
   に対する制御信号を発生して、前記基準レベルに対する
   相対振幅が第４の値および第５の値の間に位置するＮ２
   個（Ｎ２は１に等しいかまたはこれよりも大きな整数）
   のパルスを前記入力端部が受ける際に前記第２入力端子
   および出力端子を互いに結合する位置に前記スイッチン
   グ手段が設定されるようにし、前記第３の値が前記第４
   の値に等しいかまたはこれよりも大きく、かつ、前記第
   ４の値が前記第５の値よりも大きいことを特徴とする請
   求項１または２に記載のパルス検出回路。 ４、前記制御信号発生手段により前記スイッチング手段
   に対する制御信号を発生して、前記基準レベルに対する
   相対振幅が第４の値および第５の値の間に位置するＮ２
   個（Ｎ２は１よりも大きな整数）のパルスの受信時に前
   記第２入力端子および出力端子を互いに結合する位置に
   前記スイッチング手段が設定されるようにしたことを特
   徴とする請求項３に記載のパルス検出回路。 ５、前記第２の値を前記第５の値に少なくともほぼ等し
   くするようにしたことを特徴とする請求項３または４に
   記載のパルス検出回路。 ６、前記第３の値を前記第４の値に少なくともほぼ等し
   くするようにしたことを特徴とする請求項３、４または
   ５に記載のパルス検出回路。 ７、前記制御信号発生手段は第１および第２計数器を具
   え、第１計数器により前記第３の値よりも大きな相対振
   幅のパルスを計数するとともに、これらパルスのＮ１個
   が計数されたのち出力端子に信号を発生し、前記第２計
   数器により前記第３の値および第５の値間の相対振幅の
   パルスを計数するとともにこれらパルスのＮ２個が計数
   されたのち、出力端子に信号を発生し、かつ、前記第１
   計数器の出力端子を前記制御信号発生手段の出力端子に
   結合するようにしたことを特徴とする請求項６に記載の
   パルス検出回路。 ８、前記第１の値を前記第３の値に少なくともほぼ等し
   くするようにしたことを特徴とする請求項７に記載のパ
   ルス検出回路。 ９、前記第２の値を前記第５の値に少なくともほぼ等し
   くし、前記第１比較装置の出力端子を前記第１計数器の
   入力端子に結合し、前記第２比較装置の出力端子を前記
   第２計数器入力端子に結合するようにしたことを特徴と
   する請求項８に記載のパルス検出回路。 １０、前記第１および第２比較装置の出力端子をＡＮＤ
   ゲートを経て前記第１計数器の入力 端子に結合するとともに第２比較装置のリセット入力端
   子に結合し、第２計数器の出力端子を前記第１計数器の
   リセット出力端子に結合するようにしたことを特徴とす
   る請求項９に記載のパルス検出回路。 １１、前記比較装置の各々は１つの比較器を具えること
   を特徴とする請求項１〜１０の何れかの項に記載のパル
   ス検出回路。 １２、前記比較装置は各々が第１および第２入力端子並
   びに出力端子を有する２つの比較器を具え、これら比較
   器の第１入力端子を前記入力端部に結合し、前記第１比
   較装置の第１比較器の第２入力端子を前記第１比較装置
   の第２入力端子に結合し、前記第１比較装置の第２比較
   器の第２入力端子を第１比較装置の第３入力端子に結合
   し、第２比較装置の第１比較器の第２入力端子を第２比
   較装置の第２入力端子に結合し、第２比較装置の第２比
   較器の第２入力端子を第２比較装置の第３入力端子に結
   合し、前記第１および第２比較装置の第３入力端子の各
   々を定電位点に結合し、前記比較装置の各々の第１およ
   び第２比較器の出力端子を信号合成素子を経て比較装置
   の出力端子に結合し、前記基準レベルに対する振幅が基
   準レベルに対しそれぞれ正および負の状態で前記第１の
   値以上となるパルスを前記入力端部が受ける際にのみ前
   記第１比較装置の第１および第２比較器により第３およ
   び第４電気信号をそれぞれ発生し、前記基準レベルに対
   する振幅が基準レベルに対しそれぞれ正の状態および負
   の状態で前記第２の値以上となるパルスを前記入力端部
   が受ける際に前記第２比較装置の第１および第２比較器
   により第５および第６電気信号をそれぞれ発生するよう
   にしたことを特徴とする請求項６、７または８に記載の
   パルス検出回路。 １３、前記第２の値を前記第５の値に少なくともほぼ等
   しくし、前記２つの比較装置の第１比較器の出力端子を
   ＡＮＤゲートを経てＯＲゲートの第１入力端子に結合し
   、２つの比較装置の第２比較器の出力端子を第２ＡＮＤ
   ゲートを経てＯＲゲートの第２入力端子に結合し、前記
   ＯＲゲートの出力端子を前記第１計数器の入力端子に結
   合するとともに前記第２計数器リセット入力端子に結合
   し、前記第２比較装置の第１および第２比較器の出力端
   子を第２ＯＲゲートを経て第２計数器の入力端子に結合
   し、第２計数器の出力端子を前記第１計数器のリセット
   入力端子に結合するようにしたことを特徴とする請求項
   ７または８に従属する請求項１２に記載のパルス検出回
   路。 １４、前記制御信号発生手段は各々が前記入力端部に結
   合された第１入力端子、定電位点に結合された少なくと
   も第２入力端子および出力端子を有する第１および第２
   比較装置を具え、前記制御信号発生手段の第１および第
   ２比較装置の出力端子を前記制御信号発生手段の出力端
   子に結合された出力端子を有する信号合成装置の第１お
   よび第２入力端子に結合し、前記基準レベルに対する振
   幅が第３の値以上となるパルスを前記入力端部が受ける
   際に前記制御信号発生手段の第１比較装置により第３電
   気信号を供給し、前記基準レベルに対する振幅が第３の
   値および第４の値間に位置するパルスを前記入力端部が
   受ける際に前記制御信号発生手段の第２比較装置により
   第４電気信号を供給し、相対振幅が前記第３の値以上と
   なるＮ１個のパルスを前記入力端部が受けた後、前記制
   御信号発生手段により制御信号を発生して相対振幅が前
   記第４の値よりも大きい第３の値以上となる次のパルス
   を前記入力端部が受けた後前記スイッチング手段を第１
   入力端子が出力端子に結合される位置に保持するように
   したことを特徴とする請求項２、３または４に記載のパ
   ルス検出回路。 １５、更に、前記基準レベルに対する振幅が第４の値お
   よび第５の値の間に位置するパルスを前記入力端部が受
   ける際に前記第２比較装置により第５電気信号を発生し
   、相対振幅が第４の値および第５の値の間に位置するＮ
   ２個のパルスを前記入力端部が受けた後、前記制御信号
   発生手段により制御信号を発生して相対振幅が前記第３
   の値よりも小さな次のパルスを前記入力端部が受けた際
   前記スイッチング手段を第２入力端子が出力端子に結合
   される位置に保持するようにしたことを特徴とする請求
   項３または４に従属する請求項１４に記載のパルス検出
   回路。 １６、Ｎ１＝Ｎ２＝１としたことを特徴とする請求項１
   ５に記載のパルス検出回路。 １７、前記制御信号発生手段の信号合成装置はスイッチ
   ング手段およびフリップフロップを具え、前記信号合成
   装置の第１および第２入力端子を出力端子が前記フリッ
   プフロップの入力端子に結合された前記スイッチング手
   段の第１および第２入力端子にそれぞれ結合し、前記フ
   リップフロップの出力端子を前記制御信号発生手段の出
   力端子および前記制御信号発生手段のスイッチング手段
   の制御信号入力端子の双方に結合するようにしたことを
   特徴とする請求項１６に記載のパルス検出回路。 １８、前記制御信号発生手段によりそのスイッチング手
   段に対する制御信号を発生して、前記基準レベルに対す
   る振幅が第３の値以上となるパルスを前記入力端部が受
   ける際に前記第２入力端子を出力端子を結合する位置に
   前記スイッチング手段が設定されるようにし、かつ、前
   記基準レベルに対する振幅が第４の値および第５の値の
   間に位置する前記第１入力端子を出力端子に結合する位
   置に前記スイッチング手段が設定されるようにしたこと
   を特徴とする請求項１７に記載のパルス検出回路。 １９、Ｎ１＝１とし、各比較装置は各々が第１および第
   ２入力端子並びに出力端子を有する２つの比較器を具え
   、これら比較器の第１入力端子を前記入力端部に結合し
   、前記第１比較装置の第１比較器の第２入力端子を前記
   第１比較装置の第２入力端子に結合し、前記第１比較装
   置の第２比較器の第２入力端子を前記第１比較装置の第
   ３入力端子に結合し、前記第２比較装置の第１比較器の
   第２入力端子を前記第２比較装置の第２入力端子に結合
   し、前記第２比較装置の第２比較器の第２入力端子を前
   記第２比較装置の第３入力端子に結合し、前記第１およ
   び第２比較装置の第３入力端子の各々を定電位点に結合
   し、前記第１比較装置の第１および第２比較器の出力端
   子を前記スイッチング手段の第１入力端子の第１および
   第２サブ−入力端子にそれぞれ結合し、前記第２比較装
   置の第１および第２比較器の出力端子を前記スイッチン
   グ手段の第２入力端子の第１および第２サブ−入力端子
   にそれぞれ結合し、前記基準レベルに対する振幅が基準
   レベルに対しそれぞれ正または負の状態で前記第１の値
   以上となるパルスを前記入力端部が受ける際にのみ前記
   第１比較装置の第１および第２比較器により第６および
   第７電気信号を発生し、前記基準レベルに対する振幅が
   基準レベルに対しそれぞれ正および負の状態で前記第２
   の値以上となるパルスを前記入力端部が受ける際に前記
   第２比較装置の第１および第２比較器により第８および
   第９電気信号をそれぞれ発生するようにし、前記制御信
   号発生手段の第１および第２比較装置の各々は少なくと
   も第１および第２入力端子並びに出力端子を各々が有す
   る２つの比較器を具え、これら比較器の第１入力端子を
   前記入力端部に結合し、第１比較装置の第１比較器の第
   ２入力端子を第１比較装置の第２入力端子に結合し、前
   記第１比較装置の第２比較器の第２入力端子を第１比較
   装置の第３入力端子に結合し、第２比較装置の第１比較
   器の第２入力端子を第２比較装置の第２入力端子に結合
   し、第２比較装置の第２比較器の第２入力端子を第２比
   較装置の第３入力端子に結合し、第１および第２比較装
   置の第３入力端子の各々を定電位点に結合し、前記比較
   装置の各々の第１および第２比較器の出力端子を信号合
   成素子を経て前記制御信号発生手段の出力端子に結合し
   、前記基準レベルに対する振幅が基準レベルに対しそれ
   ぞれ正または負の状態で前記第３の値以上となるパルス
   を前記入力端部が受ける際にのみ前記第１比較装置の第
   １および第２比較器により第１０および第１１電気信号
   を発生し、基準レベルに対しそれぞれ正および負の状態
   の振幅が第３の値および第４の値の間に位置するパルス
   を前記入力端部が受ける際に前記第２比較装置の第１お
   よび第２比較器により第１２および第１３電気信号をそ
   れぞれ発生するようにし、前記信号合成装置により第１
   ０番目〜第１３番目の信号から制御信号を発生させて前
   記相対振幅が前記基準値に対し正の状態で第３の値以上
   となるパルスを前記入力端部が受ける際に前記第１入力
   端子の第２サブ−入力端子を前記出力端子に結合する位
   置に前記スイッチング手段が設定されるようにし、前記
   相対振幅が前記基準値に対し負の状態で第３の値以上と
   なるパルスを前記入力端部が受ける際に前記第１入力端
   子の第１サブ−入力端子を前記出力端子に結合する位置
   に前記スイッチング手段が設定されるようにしたことを
   特徴とする請求項１または２に従属する請求項１４に記
   載のパルス検出回路。 ２０、前記基準レベルに対する相対振幅が基準レベルに
   対し正の状態で第３の値以上となるパルスを前記入力端
   部が受けた後、前記制御信号発生手段により制御信号を
   発生して、前記基準レベルに対する相対振幅が基準レベ
   ルに対し負の状態で第４の値以上となる次のパルスを前
   記入力端部が受けた後、前記第１入力端子の第１サブ−
   入力端子を前記出力端子に結合する位置に前記スイッチ
   ング手段が設定されるようにしたことを特徴とする請求
   項１９に記載のパルス検出回路。 ２１、前記基準レベルに対する相対振幅が基準レベルに
   対し負の状態で第３の値以上となるパルスを前記入力端
   部が受けた後、前記制御信号発生手段により制御信号を
   発生して、前記基準レベルに対する相対振幅が基準レベ
   ルに対し正の状態で第４の値以上となる次のパルスを前
   記入力端部が受けた後、前記第１入力端子の第２サブ−
   入力端子を前記出力端子に結合する位置に前記スイッチ
   ング手段が設定されるようにしたことを特徴とする請求
   項１９に記載のパルス検出回路。 ２２、前記基準レベルに対し正のパルスを受けた後、前
   記制御信号発生手段により制御信号を発生して前記第２
   入力端子の第１サブ−入力端子を出力端子に結合する位
   置に前記スイッチング手段が設定されるようにしたこと
   を特徴とする請求項１９に記載のパルス検出回路。 ２３、前記基準レベルに対し負のパルスを受けた後、前
   記制御信号発生手段により制御信号を発生して前記第２
   入力端子の第２サブ−入力端子を出力端子に結合する位
   置に前記スイッチング手段が設定されるようにしたこと
   を特徴とする請求項１９に記載のパルス検出回路。 ２４、前記スイッチング手段は各々が第１および第２入
   力端子並びに出力端子を有する第１および第２スイッチ
   並びにフリップフロップを具え、一方のスイッチの第１
   入力端子を前記スイッチング手段の第１入力端子の第１
   サブ−入力端子に結合し、前記スイッチの第２入力端子
   を前記スイッチングの第２入力端子の第１サブ−入力端
   子に結合し、他方のスイッチの第１入力端子を前記スイ
   ッチング手段の第１入力端子の第２サブ−入力端子に結
   合し、この第２スイッチの第２入力端子を前記スイッチ
   ング手段の第２入力端子の第２サブ−入力端子に結合し
   、両スイッチの出力端子を出力端子が前記スイッチング
   手段の出力端子に結合された前記フリップフロップのセ
   ット入力端子およびリセット入力端子にそれぞれ結合す
   るようにしたことを特徴とする請求項１９〜２３の何れ
   かの項に記載のパルス検出回路。 ２５、読取りヘッドを具え、磁気記録キャリアのトラッ
   クからＣＴＬパルスを読取る読取装置を具えるビデオレ
   コーダにおいて、請求項１〜２４の何れかの項に記載の
   パルス検出回路を具え、この回路の入力端部を前記読取
   りヘッドの出力端子に結合するようにしたことを特徴と
   するビデオレコーダ。