JPH0410045A

JPH0410045A - マイクロプロセッサ

Info

Publication number: JPH0410045A
Application number: JP2113225A
Authority: JP
Inventors: Mitsumasa Okamoto; 光正岡本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-04-27
Filing date: 1990-04-27
Publication date: 1992-01-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的〕（産業上の利用分野）この発明はバスを用いてデータ転送を行うマイクロプロ
セッサに関する。

（従来の技術）近年半導体技術の進歩により、マイクロプロセッサ、メ
モリＬＳＩ、周辺制御用ＬＳＩが非常に安価に供給され
るようになり、これらをバスを介し適宜組合わせるだけ
で比較的高性能なマイクロプロセッサシステムを構築で
きるようになった。

ところで、バスのデータ転送方式には同期式。

非同期式の２通りが存在する。同期式バスはバスを制御
するマイクロプロセッサにより一意的に決められており
、バスに接続され異なったタイミングを持つ周辺機器は
、そのタイミングに合致させるためバスと機器の間にレ
ジスタを挿入したり複雑な制御が必要である。第５図に
その接続構成を示す。図中、５１はマクロプロセッサ、
５２は主記憶、５３は入出力デバイス、５４は入出力レ
ジスタ、ＡＤＨはアドレスバス、ＤＡＴはデータバスで
ある。

また、非同期バスは、バスに接続されるタイミングの異
なる機器を検出するためのアドレスデコーダとデコード
により認識された機器のタイミングに合せたバスタイミ
ングを生成するためのバス同期信号をマイクロプロセッ
サに返さなければならない。マイクロプロセッサの同期
周波数の向上により、このバス同期信号を生成するのは
非常に困難になってきた。第６図にその接続構成を示す
。

図中、６１はマイクロプロセッサ、６２は主記憶、６３
は入出力デバイス、６４はアドレスデコーダならびにバ
スタイミング発生回路である。

（発明が解決しようとする課題）上述した従来のバス同期方式では、バス接続機器に複雑
かつタイミング的に困難な回路が必要となり、高価かつ
処理速度に悪影響を及ぼしていたものである。

この発明は上記事情に鑑みてなされたものであり、マイ
クロプロセッサ内部にバス同期タイミングを生成する回
路を設け、クロックタイミングを可変とすることにより
、バスによる高速のデータ転送と外部のバス制御回路を
省略する手段を提供することを目的とする。

［発明の構成］（課題を解決するための手段と作用）本発明のマイクロプロセッサは、バスの同期タイミング
がプログラマフルに設定されるタイミングレジスタと、
外部から到来するクロック毎に更新され動作継続時間を
測定するカウンタと、上記レジスタならびにカウンタに
設定された値を逐次比較し、一致したときにバス動作の
終了信号を生成しバスの同期をとる比較器から成るバス
同期タイミング生成回路で構成され、その同期のための
タイミングを可変とすることを特徴とする。また、外部
接続されるメモリの特定アドレス上に特定の値を書込み
、初期化の段階でその値を読み上記タイミングレジスタ
の値と比較して一致したときにバス同期タイミングを生
成することも特徴とする。更に同期タイミング値を格納
した第１のテーブルを持ち、バス転送要求時このテーブ
ルを索引することによって上記タイミングレジスタに設
定すべき値を選択し、異なるタイミングを持つ機器との
バス転送を行うことも特徴とする。そして更にタイミン
グが異なる場合に増加するタイミング値を格納した第２
のテーブルを持ち、外部から到来するタイミングセレク
ト信号により、上記第１のテーブル内容に従う基本的な
タイミングカウント値でバス同期を行うか、上記第２の
テーブルを索引することにより得られる増加分のタイミ
ングカウント値を基本的なタイミングカウント値に加算
したタイミング値でバス同期を行うかを選択し、いずれ
か一方のバスタイミングにて同期をとることも特徴とす
る。

このことにより、以下に列挙する効果が得られる。

（１）外部のバス制御回路が不要となる。

（２）外部から与えられるバス同期信号が不要となるた
め、高速のバス転送が可能となる。

（３）バスに接続されるどのようなタイミングを持つ機
器にも同期式バスを提供できる。

（実施例）以下、図面を使用して本発明実施例について詳細に説明
する。第１図乃至第４図はそれぞれ本発明の実施例を示
すブロック図である。まず第１図に示す実施例は、基本
的なバス同期タイミング生成回路内蔵マイクロプロセッ
サの内部構成が示されている。バス制御回路１はマイク
ロプロセ・ソサ内部で発生するバス転送要求を受け、外
部に接続された機器（図示せず）とのデータ転送を行う
。

バス同期タイミング生成回路２はバス転送要求をバス制
御回路１と同時に受ける。バス同期タイミング制御回路
２の内部は一点鎖線で示す丸粋の中に示しである。タイ
ミングレジスタ２１にはあらかじめ所定の同期タイミン
グ時間が設定されており、タイミングカウンタ２２はバ
ス転送要求を受ると同時に時間の測定を始め、タイミン
グレジスタ２１の内容と一致する（コンパレータ２３）
とバス制御回路にデータ転送を終了させるためのタイミ
ング制御信号を送出する。タイミング制御信号を受ける
とバス制御回路１はデータ転送を終了する。尚、図中、
３は命令デコーダ、４は演算処理部である。

上述した実施例ではタイミングレジスタ２１にあらかじ
め所定の値を設定しなければならないか、第２図に示す
実施例ではマイクロプロセッサが自動的に機器とのデー
タ転送タイミングを設定することができる。第２図に示
す実施例につき説明すると以下のようになる。外部に接
続される主記憶６上の特定のアドレスに特定のデータを
書き込んでおく。マイクロプロセッサはリセット後の初
期化の中で、その特定アドレスのデータを読み出す。

その場合第１図に示したタイミングレジスタ２１には初
期値を設定しておく。読み出されたデータが特定のデー
タとデータ検出回路５により認識されない場合、再度タ
イミングレジスタ２１の値を増加し、主記憶６の特定ア
ドレスを読み出し、データが特定データと一致するかど
うかを判定する。

この動作を繰り返すうちに特定データが検出されると、
その後のバス同期タイミングは特定データが検出された
同期タイミングで行う。

次に、上記の例では、バス同期タイミングは一意的にな
ってしまう。第３図、第４図の構成はそれぞれ内部に同
期タイミング値を格納したテーブルを持ち、第１図のタ
イミングレジスタに設定するためのタイミングカウント
値を生成させ、異なるタイミングを持つ機器とのバス転
送を行う例である。マイクロプロセッサ内部から発生す
るバス転送要求時に内部バスに出力されているバスアド
レスにより、第３図に示すタイミングカウントテーブル
６０を検索し、対応するタイミングカウント値を読み出
し、タイミングレジスタ２１に設定する。こうすること
によりバスに設定される異なるタイミングを持つ機器と
のデータ転送が可能となる。このタイミングテーブル６
０はマイクロプロセッサ上に不揮発性メモリで実現して
もよいし、外部記憶から読み込んでもよい。また、ソフ
トウェアにより設定してもよい。

以上の例ではバスに接続される同一機器は一意的なタイ
ミングしか持てない。これではキャッシュメモリ付の主
記憶や、ダイナミックＲＡＭリフレッシュ動作によりタ
イミングが異る主記憶には不都合である。第４図は、基
本的なバスタイミング値を格納したタイミングカウント
テーブルと、タイミングが異る場合に増加するタイミン
グ値を格納した第２のタイミングカウントテーブルを持
ち、マイクロプロセッサ外部からのタイミングセレクト
信号により、基本的なタイミングカウント値でバス同期
を行うか、増加分のタイミングカウント値を基本的なタ
イミングカウント値に加算したタイミング値で行うかを
選択可能とした例である。従って、２個のテーブル（６
０１，６０２）の他に加算器６０３ならびにセレクタ６
０４が必要となる。この例により、同一機器において異
るタイミングを持つ機器のバス同期も可能となる。

［発明の効果〕以上説明のように本発明によれば以下に列挙する効果が
得られる。

（１）外部のバス制御回路が不必要となる。

（２）外部から同期信号が不必要となるため高速のバス
転送が可能となる。

【図面の簡単な説明】

第１図乃至第４図はそれぞれ本発明の実施例の構成を示
すブロック図、第５図及び第６図はそれぞれ従来の構成
を示すブロック図である。１・・・バス制御回路、２・・・バス同期タイミング生
成回路、２１・・・タイミングレジスタ、２２・・・タ
イミングカウンタ、２３・・・比較回路、６０・・・タ
イミングカウントテーブル。

Claims

【特許請求の範囲】

（１）マイクロプロセッサ内部に以下の構成から成るバ
ス同期タイミング生成回路を備え、その同期のためのタ
イミングを可変とすることを特徴とするマイクロプロセ
ッサ。ａ）バスの同期タイミングがプログラマブルに設定され
るタイミングレジスタ。ｂ）外部から到来するクロック毎に更新され動作継続時
間を測定するカウンタ。ｃ）上記レジスタならびにカウンタに設定された値を逐
次比較し、一致したときにバス動作の終了信号を生成し
バスの同期をとる比較器。
（２）外部接続されるメモリの特定アドレス上に特定の
値を書込み、初期化の段階でその値を読み上記タイミン
グレジスタの値と比較して一致したときにバス同期タイ
ミングを生成することを特徴とする請求項（１）記載の
マイクロプロセッサ。
（３）同期タイミング値を格納した第１のテーブルを持
ち、バス転送要求時このテーブルを索引することによっ
て上記タイミングレジスタに設定すべき値を選択し、異
なるタイミングを持つ機器とのバス転送を行うことを特
徴とする請求項（１）記載のマイクロプロセッサ。
（４）タイミングが異なる場合に増加するタイミング値
を格納した第２のテーブルを持ち、外部から到来するタ
イミングセレクト信号により、上記第１のテーブル内容
に従う基本的なタイミングカウント値でバス同期を行う
か、上記第２のテーブルを索引することにより得られる
増加分のタイミングカウント値を基本的なタイミングカ
ウント値に加算したタイミング値でバス同期を行うかを
選択し、いずれか一方のバスタイミングにて同期をとる
ことを特徴とする請求項（３）記載のマイクロプロセッ
サ。