JPH04115364A - 論理シミュレーション方式 - Google Patents
論理シミュレーション方式Info
- Publication number
- JPH04115364A JPH04115364A JP2236584A JP23658490A JPH04115364A JP H04115364 A JPH04115364 A JP H04115364A JP 2236584 A JP2236584 A JP 2236584A JP 23658490 A JP23658490 A JP 23658490A JP H04115364 A JPH04115364 A JP H04115364A
- Authority
- JP
- Japan
- Prior art keywords
- initial state
- state value
- flag
- simulation
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 23
- 238000012795 verification Methods 0.000 claims description 5
- 230000002401 inhibitory effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000644 propagated effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル論理回路の論理シミュレーション方
式に関する。
式に関する。
近年の半導体技術の進歩に伴い、実際のＬＳＩを製造す
る前の論理・タイミング検証は設計品質の向上および設
計期間の短縮を実現する上で必要不可欠となりつつある
。
る前の論理・タイミング検証は設計品質の向上および設
計期間の短縮を実現する上で必要不可欠となりつつある
。
従来の論理シミュレーション方式は、被検証回路を構成
する論理素子の中で入力状態値が変化した素子のみ評価
し、出力状態値が変化した場合にのみ状態値の変化情報
を接続先へ伝搬させる“イベントドリブン方式”により
実現されている。これは論理回路が動作しているとき、
実際に入出力に変化が生じている素子はたかだか全体の
数％〜１０％にすぎないという性買を利用したものであ
る。この“イベントドリブン方式”は、入力端子の電源
またはグラウンドへのクランプおよびフリップフロップ
の内部状態値の設定等の被検証回路の初期状態を演算す
る初期状態シミュレーション時にも適用されている。
する論理素子の中で入力状態値が変化した素子のみ評価
し、出力状態値が変化した場合にのみ状態値の変化情報
を接続先へ伝搬させる“イベントドリブン方式”により
実現されている。これは論理回路が動作しているとき、
実際に入出力に変化が生じている素子はたかだか全体の
数％〜１０％にすぎないという性買を利用したものであ
る。この“イベントドリブン方式”は、入力端子の電源
またはグラウンドへのクランプおよびフリップフロップ
の内部状態値の設定等の被検証回路の初期状態を演算す
る初期状態シミュレーション時にも適用されている。
上述した従来の論理シミュレーション方式は、論理素子
の出力状態値が変化した場合に状態変化情報を全ての接
続先へ伝搬するので、論理素子へ初期状態値を設定して
も、初期状態シミュレーション時に前段の素子から初期
値の変化情報が伝搬してきたときは出力状態値を演算す
ることとなり、初期状態値が保存されず、設計者が意図
した初期状態で論理シミュレーションが行えないという
問題がある。
の出力状態値が変化した場合に状態変化情報を全ての接
続先へ伝搬するので、論理素子へ初期状態値を設定して
も、初期状態シミュレーション時に前段の素子から初期
値の変化情報が伝搬してきたときは出力状態値を演算す
ることとなり、初期状態値が保存されず、設計者が意図
した初期状態で論理シミュレーションが行えないという
問題がある。
本発明の論理シミュレーション方式は、被検証回路を構
成する論理素子ごとに１ ｂｉｔのフラグを割りつけ、
この論理素子に論理シミュレーション開始直前の初期状
態値を設定した際に前記フラグを“１”にする初期状態
値設定識別手段と、前記被検証回路の初期状態を演算す
る初期状態シミュレーション時に前記初期状態値を設定
した論理素子の出力状態値に変化が生じた場合は前記フ
ラグが“１”であればこの出力状態値の変化情報をこの
論理素子の接続先へ伝搬させない状態変化伝搬抑止手段
とを有することにより構成される。
成する論理素子ごとに１ ｂｉｔのフラグを割りつけ、
この論理素子に論理シミュレーション開始直前の初期状
態値を設定した際に前記フラグを“１”にする初期状態
値設定識別手段と、前記被検証回路の初期状態を演算す
る初期状態シミュレーション時に前記初期状態値を設定
した論理素子の出力状態値に変化が生じた場合は前記フ
ラグが“１”であればこの出力状態値の変化情報をこの
論理素子の接続先へ伝搬させない状態変化伝搬抑止手段
とを有することにより構成される。
次に、本発明について図面なｔ照して説明する。
第１図は本発明の一実施例の構成図である。第１図の実
施例は初期状態値設定識別手段１および状態変化伝搬抑
止手段３を含む初期状態シミュレーション２により構成
される。初期状態値設定識別手段１では被検証回路を構
成する論理素子のそれぞれに１ ｂｉｔのフラグを設け
、初期状態値を設定した論理素子はそのフラグを“１″
にする。
施例は初期状態値設定識別手段１および状態変化伝搬抑
止手段３を含む初期状態シミュレーション２により構成
される。初期状態値設定識別手段１では被検証回路を構
成する論理素子のそれぞれに１ ｂｉｔのフラグを設け
、初期状態値を設定した論理素子はそのフラグを“１″
にする。
初期状態シミュレーション２では入力端子の電源または
グラウンドへのクランプ、およびフリップフロップの内
部状態の設定等の被検証回路の初期状態を演算する。こ
の初期状態シミュレーション実行中に論理素子の出力端
子に発生した状態変化情報のうち初期状態値を設定した
論理素子に関するものは状態変換伝搬抑止手段３により
接続先へは伝搬されない。
グラウンドへのクランプ、およびフリップフロップの内
部状態の設定等の被検証回路の初期状態を演算する。こ
の初期状態シミュレーション実行中に論理素子の出力端
子に発生した状態変化情報のうち初期状態値を設定した
論理素子に関するものは状態変換伝搬抑止手段３により
接続先へは伝搬されない。
第２図は第１図に示す初期状態設定識別手段１の処理の
フ゛ロー図である。論理素子に初期状態を設定したとき
くステップ■）、あらかじめ用意したフラグを“１″に
設定する（ステップ■）。
フ゛ロー図である。論理素子に初期状態を設定したとき
くステップ■）、あらかじめ用意したフラグを“１″に
設定する（ステップ■）。
第３図は第１図に示す状態変化伝搬抑止手段３の処理の
フロー図である。初期状態シミュレーション時に、出力
状態値に変化があったかどうかを判定しくステ、プ■）
、変化があった場合は論理素子ごとに用意したフラグの
値をチエツクする（ステップ＠）。初期状態を設定した
論理素子の場合はフラグは１”に設定されているので、
出力状態値は接続先へ伝搬しない。フラグが“０”のと
きは出力状態値を接続先へ伝搬する（ステップ０）。
フロー図である。初期状態シミュレーション時に、出力
状態値に変化があったかどうかを判定しくステ、プ■）
、変化があった場合は論理素子ごとに用意したフラグの
値をチエツクする（ステップ＠）。初期状態を設定した
論理素子の場合はフラグは１”に設定されているので、
出力状態値は接続先へ伝搬しない。フラグが“０”のと
きは出力状態値を接続先へ伝搬する（ステップ０）。
以上説明したように本発明は、論理シミュレーション開
始直前の初期状態値を設定した際に、被検証回路を構成
する論理素子ごとに割付けた１ ｂｉｔのフラグを“１
”にし、被検証回路の初期状態を演算する初期シミュレ
ーション時に、初期状態値を設定した論理素子の出力状
態値に変化が生じたときは、そのフラグが“１″のとき
出力状態値の変化情報を論理素子の接続先へ伝搬させな
い状態変化伝搬抑止手段を有することにより、回路の初
期状態を演算する初期状態シミュレーション時に初期状
態を設定した論理素子からは状態値の変化情報が発生し
ないので、設定した初期状態値が保存され、設計者が意
図した初期状態で論理シミュレーションが行えるという
効果がある。
始直前の初期状態値を設定した際に、被検証回路を構成
する論理素子ごとに割付けた１ ｂｉｔのフラグを“１
”にし、被検証回路の初期状態を演算する初期シミュレ
ーション時に、初期状態値を設定した論理素子の出力状
態値に変化が生じたときは、そのフラグが“１″のとき
出力状態値の変化情報を論理素子の接続先へ伝搬させな
い状態変化伝搬抑止手段を有することにより、回路の初
期状態を演算する初期状態シミュレーション時に初期状
態を設定した論理素子からは状態値の変化情報が発生し
ないので、設定した初期状態値が保存され、設計者が意
図した初期状態で論理シミュレーションが行えるという
効果がある。
第１図は本発明の一実施例の構成図、第２図は第１図に
示した初期状態値設定識別手段の処理のフロー図、第３
図は第１図に示した状態変化伝搬抑止手段の処理のフロ
ー図である。 １・・・・・・初期状態値設定識別手段、２・・・・・
・初期状態シミュレーション、３・・・・・・状態変化
伝搬抑止手段。 代理人 弁理士 内 原 晋 第
示した初期状態値設定識別手段の処理のフロー図、第３
図は第１図に示した状態変化伝搬抑止手段の処理のフロ
ー図である。 １・・・・・・初期状態値設定識別手段、２・・・・・
・初期状態シミュレーション、３・・・・・・状態変化
伝搬抑止手段。 代理人 弁理士 内 原 晋 第
Claims (1)
- 被検証回路を構成する論理素子ごとに１ｂｉｔのフラグ
を割りつけ、この論理素子に論理シミュレーション開始
直前の初期状態値を設定した際に前記フラグを“１”に
する初期状態値設定識別手段と、前記被検証回路の初期
状態を演算する初期状態シミュレーション時に前記初期
状態値を設定した論理素子の出力状態値に変化が生じた
場合は前記フラグが“１”であればこの出力状態値の変
化情報をこの論理素子の接続先へ伝搬させない状態変化
伝搬抑止手段とを有することを特徴とする論理シミュレ
ーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236584A JP2626218B2 (ja) | 1990-09-06 | 1990-09-06 | 論理シミュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236584A JP2626218B2 (ja) | 1990-09-06 | 1990-09-06 | 論理シミュレーション方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04115364A true JPH04115364A (ja) | 1992-04-16 |
| JP2626218B2 JP2626218B2 (ja) | 1997-07-02 |
Family
ID=17002801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2236584A Expired - Lifetime JP2626218B2 (ja) | 1990-09-06 | 1990-09-06 | 論理シミュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626218B2 (ja) |
-
1990
- 1990-09-06 JP JP2236584A patent/JP2626218B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2626218B2 (ja) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04115364A (ja) | 論理シミュレーション方式 | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP2937139B2 (ja) | 論理回路の遅延検証方法 | |
| CN108762747A (zh) | 数据处理方法以及计算机设备 | |
| JPS58100437A (ja) | Ｌｓｉのチエツク方法 | |
| JP2850945B2 (ja) | 半導体集積回路及びそのレイアウト手法 | |
| JPS6361368A (ja) | 論理回路形成方式 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| JPH06132400A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH03288270A (ja) | 論理シミュレーション装置 | |
| JPH04333261A (ja) | 自動配置配線処理方法 | |
| JPH04352282A (ja) | 論理回路の分割方法 | |
| JPH09197011A (ja) | フィールドプログラマブルゲートアレイのマッピング方法 | |
| JPH0474273A (ja) | 論理シミュレーション方式 | |
| JPH02309657A (ja) | Ｌｓｉマスクパターン | |
| JPH05121517A (ja) | フアンアウトチエツク方式 | |
| JP2001237315A (ja) | 半導体集積回路およびその設計方法 | |
| JPS61127227A (ja) | 論理モジユ−ル | |
| JPH11110438A (ja) | Ｌｓｉ設計の修正方法 | |
| JPH09146655A (ja) | クロック分配方法 | |
| JPH03195982A (ja) | 半導体集積回路の機能テスト方法 | |
| JPS58186847A (ja) | 内部デ−タバス制御回路 | |
| JPS63260147A (ja) | パタ−ン検証方法 | |
| JPH04276569A (ja) | スキャン回路の検証方式 | |
| JPH05297072A (ja) | 集積回路 |