JPH04122132A - タイマー装置 - Google Patents
タイマー装置Info
- Publication number
- JPH04122132A JPH04122132A JP2243170A JP24317090A JPH04122132A JP H04122132 A JPH04122132 A JP H04122132A JP 2243170 A JP2243170 A JP 2243170A JP 24317090 A JP24317090 A JP 24317090A JP H04122132 A JPH04122132 A JP H04122132A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processing unit
- interrupt request
- central processing
- base station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 12
- 230000006378 damage Effects 0.000 abstract 1
- 230000002950 deficient Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Electric Clocks (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はタイマー装置に関し、特に自動車の無線機基地
局装置に使用されるタイマー装置に関する。
局装置に使用されるタイマー装置に関する。
従来のタイマー装置の動作について図面を参照して説明
する。
する。
第４図は従来のタイマー装置の動作の一例を示すフロー
チャートである。
チャートである。
第４図において、従来のタイマー装置は、カウンタ値が
１から０になった時（ステップ２４）、タイムアウトが
発生し、割込要求を送出しくステップ２５）、基地局装
置の中央処理装置が割込要求を受け取ると割込応答を返
送してくるのでそれを受信すると動作を停止する構成と
なっていた。
１から０になった時（ステップ２４）、タイムアウトが
発生し、割込要求を送出しくステップ２５）、基地局装
置の中央処理装置が割込要求を受け取ると割込応答を返
送してくるのでそれを受信すると動作を停止する構成と
なっていた。
上述した従来のタイマー装置では、基地局装置の中央処
理装置からの割込応答を受けとると、基地局装置の中央
処理装置は必ず割込処理を実行するとみなしているので
、基地局装置内の記憶装置の容量不足や、割込応答を返
してからタスクを行うまでに中央処理装置が壊れた場合
、割込処理が実行されないという問題点があった。
理装置からの割込応答を受けとると、基地局装置の中央
処理装置は必ず割込処理を実行するとみなしているので
、基地局装置内の記憶装置の容量不足や、割込応答を返
してからタスクを行うまでに中央処理装置が壊れた場合
、割込処理が実行されないという問題点があった。
本発明のタイマー装置は、基地局装置内の中央処理装置
がカウンタ回路に設定したカウンタ値を一定時間ごとに
１ずつ減算して予め設定したある一定値になると割込要
求を前記中央処理装置へ送出するタイマー装置において
、前記カウンタ回路のカウンタ値が１のときにカウント
ダウンを中止して割込要求を前記中央処理装置へ送出し
、前記中央処理装置から前記割込要求に対する割込応答
を受け取ると前記割込要求を解除し、予め設定した一定
時間後に前記カウンタ回路をチェックして前記カウンタ
値が１ならば再び割込要求を送出し、前記カウンタ値が
Ｏになると動作を停止する制御手段を有している。
がカウンタ回路に設定したカウンタ値を一定時間ごとに
１ずつ減算して予め設定したある一定値になると割込要
求を前記中央処理装置へ送出するタイマー装置において
、前記カウンタ回路のカウンタ値が１のときにカウント
ダウンを中止して割込要求を前記中央処理装置へ送出し
、前記中央処理装置から前記割込要求に対する割込応答
を受け取ると前記割込要求を解除し、予め設定した一定
時間後に前記カウンタ回路をチェックして前記カウンタ
値が１ならば再び割込要求を送出し、前記カウンタ値が
Ｏになると動作を停止する制御手段を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の適用例を示すブロック図、
第２図は本実施例の制御回路の制御手順の一例を示すフ
ローチャート、第３図は本実施例の動作の一例を示すタ
イムチャートである。
第２図は本実施例の制御回路の制御手順の一例を示すフ
ローチャート、第３図は本実施例の動作の一例を示すタ
イムチャートである。
第１図において、本適用例は基地局装置２と、基地局装
置２からのタロツク信号ＣＬＫによって動作するタイマ
ー装置１とを備えて構成し、基地局装置２はメモリ２２
に格納されたプログラムによって基地局装置１全体の処
理を行う中央処理袋Ｗ（以下ＣＰＵと記す）２１を有し
、タイマー装置１はＣＰＵ２１によってタイマー値が初
期設定されるカウンタ回路１１と、ＣＰＵ２１に割込要
求信号ＩＮＴを送出しＣＰＵ２１から割込応答ＩＡＣＫ
を受信する割込要求回路１３と、タイマー装置１全体を
制御し且つカウンタ回路１１を減算させる制御回路１２
とを有して構成している。
置２からのタロツク信号ＣＬＫによって動作するタイマ
ー装置１とを備えて構成し、基地局装置２はメモリ２２
に格納されたプログラムによって基地局装置１全体の処
理を行う中央処理袋Ｗ（以下ＣＰＵと記す）２１を有し
、タイマー装置１はＣＰＵ２１によってタイマー値が初
期設定されるカウンタ回路１１と、ＣＰＵ２１に割込要
求信号ＩＮＴを送出しＣＰＵ２１から割込応答ＩＡＣＫ
を受信する割込要求回路１３と、タイマー装置１全体を
制御し且つカウンタ回路１１を減算させる制御回路１２
とを有して構成している。
次に、本適用例の動作について第１図、第２図および第
３図を用いて説明する。
３図を用いて説明する。
基地局装置２のＣＰＵ２１はあるタスク（タイムアウト
処理）実行の際に、実行するタスクに対応してメモリ２
２からのカウンタ値をカウンタ回路１１に設定する。
処理）実行の際に、実行するタスクに対応してメモリ２
２からのカウンタ値をカウンタ回路１１に設定する。
制御回路１２はステップ１１でカウンタ回路１１のカウ
ンタ値をリードし、ステップ１２でカウンタ値が“０”
であるかどうか判断し、カウンタ値が“０”でなければ
ステップ１３に進み、カウンタ値が“ｌ”でステップ１
４に進んで割込要求信号ＩＮＴを割込要求回路１３から
ＣＰＵ２１へ送出させる。カウンタ値、Ｉ￥１でなけれ
ばステップ１５に進み、カウンタ値を“−１″減算させ
る。ＣＰＬＩ２１から割込応答ＩＡＣＫが有れば（ステ
ップ１６）、ＣＰＵ２１がカウンタ値を“０”に設定す
るので動作を停止する（ステップ１８）、 もし、割込
応答ＩＡＣＫが無ければ予め設定した一定時間後（ステ
ップ１７）、カウンタ回路１１のカウンタ値が“１”な
らば再度割込要求信号ＩＮＴをＣＰＵ２１へ送出し、以
下同様に繰り返し、カウンタ回路１１のカウンタ値が“
Ｏ”になると動作は停止する。
ンタ値をリードし、ステップ１２でカウンタ値が“０”
であるかどうか判断し、カウンタ値が“０”でなければ
ステップ１３に進み、カウンタ値が“ｌ”でステップ１
４に進んで割込要求信号ＩＮＴを割込要求回路１３から
ＣＰＵ２１へ送出させる。カウンタ値、Ｉ￥１でなけれ
ばステップ１５に進み、カウンタ値を“−１″減算させ
る。ＣＰＬＩ２１から割込応答ＩＡＣＫが有れば（ステ
ップ１６）、ＣＰＵ２１がカウンタ値を“０”に設定す
るので動作を停止する（ステップ１８）、 もし、割込
応答ＩＡＣＫが無ければ予め設定した一定時間後（ステ
ップ１７）、カウンタ回路１１のカウンタ値が“１”な
らば再度割込要求信号ＩＮＴをＣＰＵ２１へ送出し、以
下同様に繰り返し、カウンタ回路１１のカウンタ値が“
Ｏ”になると動作は停止する。
例えば第３図に示すようにカウンタ回路１１の初期設定
値を３とする。最初のクロック信号ＣＬＫａでカウンタ
値は“−１″されて“２”となる。次のクロック信号Ｃ
ＬＫｂでさらに“−１′。
値を３とする。最初のクロック信号ＣＬＫａでカウンタ
値は“−１″されて“２”となる。次のクロック信号Ｃ
ＬＫｂでさらに“−１′。
されてカウンタ値は“１”となり、割込要求回路１３は
割込要求ｄを出す、タイムアウト処理が予め設定した例
えば１秒以内に終了しない場合、タロツク信号ＣＬＫｃ
で再度割込要求ｅを出す。
割込要求ｄを出す、タイムアウト処理が予め設定した例
えば１秒以内に終了しない場合、タロツク信号ＣＬＫｃ
で再度割込要求ｅを出す。
このとき、ＣＰＵ２１が割込応答ＩＡＣＫを返送してく
ると、ＣＰＵ２１はカウンタ回路１１を“０”に設定す
るので動作は停止する。
ると、ＣＰＵ２１はカウンタ回路１１を“０”に設定す
るので動作は停止する。
以上説明したように本発明は、カウンタ回路のカウンタ
値が１のときにカウントダウンを中止して割込要求を中
央処理装置へ送出し、中央処理装置から割込要求に対す
る割込応答を受け取ると割込要求を解除し、予め設定し
た一定時間後にカウンタ回路をチェックしてカウンタ値
が１ならば再び割込要求を送出し、カウンタ値が０にな
ると動作を停止する制御手段を有することにより、規定
時間内にタイムアウト処理を終了しないと基地局中央処
理装置へ再度割込要求を出すので、基地局の中央処理装
置が容量オーバーでタスクが作れない場合や、割込応答
を返してからタスクが実行するまでに中央処理装置が壊
れてしまった場合の割込処理不実行を無くすことができ
る効果を有する。
値が１のときにカウントダウンを中止して割込要求を中
央処理装置へ送出し、中央処理装置から割込要求に対す
る割込応答を受け取ると割込要求を解除し、予め設定し
た一定時間後にカウンタ回路をチェックしてカウンタ値
が１ならば再び割込要求を送出し、カウンタ値が０にな
ると動作を停止する制御手段を有することにより、規定
時間内にタイムアウト処理を終了しないと基地局中央処
理装置へ再度割込要求を出すので、基地局の中央処理装
置が容量オーバーでタスクが作れない場合や、割込応答
を返してからタスクが実行するまでに中央処理装置が壊
れてしまった場合の割込処理不実行を無くすことができ
る効果を有する。
第１図は本発明の一実施例の適用例を示すブロック図、
第２図は本実施例内の制御回路の制御手順の一例を示す
フローチャート、第３図は本適用例の動作の一例を示す
タイムチャート、第４図は従来のタイマー装置の制御手
順の一例を示すフローチャートである。 １・・・タイマー装置、２・・・基地局装置、１１・・
・カウンタ回路、１２・・・制御回路、１３・・・割込
要求回路、２１・・・中央処理装置（ＣＰｔＪ）、２２
−９．メモリ。
第２図は本実施例内の制御回路の制御手順の一例を示す
フローチャート、第３図は本適用例の動作の一例を示す
タイムチャート、第４図は従来のタイマー装置の制御手
順の一例を示すフローチャートである。 １・・・タイマー装置、２・・・基地局装置、１１・・
・カウンタ回路、１２・・・制御回路、１３・・・割込
要求回路、２１・・・中央処理装置（ＣＰｔＪ）、２２
−９．メモリ。
Claims (1)
- 基地局装置内の中央処理装置がカウンタ回路に設定した
カウンタ値を一定時間ごとに１ずつ減算して予め設定し
たある一定値になると割込要求を前記中央処理装置へ送
出するタイマー装置において、前記カウンタ回路のカウ
ンタ値が１のときにカウントダウンを中止して割込要求
を前記中央処理装置へ送出し、前記中央処理装置から前
記割込要求に対する割込応答を受け取ると前記割込要求
を解除し、予め設定した一定時間後に前記カウンタ回路
をチェックして前記カウンタ値が１ならば再び割込要求
を送出し、前記カウンタ値が０になると動作を停止する
制御手段を有することを特徴とするタイマー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243170A JPH04122132A (ja) | 1990-09-13 | 1990-09-13 | タイマー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243170A JPH04122132A (ja) | 1990-09-13 | 1990-09-13 | タイマー装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04122132A true JPH04122132A (ja) | 1992-04-22 |
Family
ID=17099858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2243170A Pending JPH04122132A (ja) | 1990-09-13 | 1990-09-13 | タイマー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04122132A (ja) |
-
1990
- 1990-09-13 JP JP2243170A patent/JPH04122132A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1503292B1 (en) | DMA controller with bus occupation time limitation and sets of DMA parameters for a plurality of logical processors | |
| JPS61249143A (ja) | 割込み回路 | |
| JPH04122132A (ja) | タイマー装置 | |
| JPH03175537A (ja) | デバッグ用マイクロプロセッサのエラー制御装置 | |
| US11330415B2 (en) | Near field communication device and method of operating the same | |
| KR200262564Y1 (ko) | 카운터를이용한자동인터럽트발생장치 | |
| JPH0355657A (ja) | マルチタスク・マルチプロセッサシステムにおける共有メモリアクセス方式 | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPH02166549A (ja) | 共有メモリ制御装置 | |
| JPH04267438A (ja) | 二重例外検出装置 | |
| JPH03191452A (ja) | 通信制御方法 | |
| JPH04299742A (ja) | 割込み制御装置 | |
| JPH0330172B2 (ja) | ||
| JPH09259070A (ja) | 割り込み制御方式 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPH03191488A (ja) | マイクロプロセッサ装置 | |
| JPH02304624A (ja) | 情報処理装置 | |
| JPS62143154A (ja) | 入出力制御装置 | |
| JPH0325552A (ja) | バス接続装置 | |
| JPH0240755A (ja) | データ処理装置 | |
| EP0266799A2 (en) | Single chip microcomputer having multi-timer function | |
| JPH0693226B2 (ja) | 割込報告側装置 | |
| JPH04139555A (ja) | バス中継装置 | |
| JPH01292449A (ja) | オンライン即時更新システムのデータベース専有回避方式 | |
| JPH03294952A (ja) | 入出力処理方式 |