JPH04135310A

JPH04135310A - データ検出装置

Info

Publication number: JPH04135310A
Application number: JP2259589A
Authority: JP
Inventors: Tadashi Eguchi; 正江口; Satoru Ishii; 哲石井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-09-27
Filing date: 1990-09-27
Publication date: 1992-05-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野１本発明はデータを検出する装置に関するものである。

［従来の技術］従来、入力パルスによってデータの出力変化が生ずるデ
ータ出力装置、たとえば同期式カウンタからデータを検
出する場合、第５図に示すように、端子ＣＫに入力され
る入力パルスを同期式カウンタＩａ、ｌｂでカウントし
、端子ＳＴより検出信号が入力されたときに同期式カウ
ンタｌａ、ｌｂのデータをＤフリップフロップ３ａ、３
ｂに検出していた。

［発明が解決しようとしている課題］しかしながら、同期式カウンタｌａ、ｌｂは第６図の斜
線部に示すように出力変化が生ずる時点がずれる場合が
あり、そのデータが未確定な状態に検出信号が発生する
と正しいデータを検出することができないという欠点が
あった。

本発明は、入力パルスによってデータの出力変化が生じ
、データ未確定状態が発生するデータ出力装置において
、データ出力装置からデータ検出する際に、いかなる時
間に検出信号が入力されても正しいデータを検出するこ
とを目的とする。

［課題を解決するための手段］上記目的は、入力パルスによってデータの出力変化が生
ずるデータ出力手段、前記データを検出するための検出
信号を入力する手段、前記検出信号に応じて前記データ
出力手段よりデータを読み込む検出手段、前記データ出
力手段のデータ未確定状態に発生する前記検出信号をデ
ータ確定後に発生するように変換する信号変換手段を有
することを特徴とするデータ検出装置によって達成され
る。

［作用］本発明によれば、データ出力手段のデータ未確定状態に
発生する検出信号をデータ確定後に発生させることによ
り、・データの誤検出を防止する。

［実施例］第１図は、本発明の一実施例である同期式カウンタのデ
ータ検出装置のブロック図である。ＣＫは入力パルスを
入力端子で、ＳＴは検出信号を入力する端子である。１
はデータ出力部で、ｌａ。

ｌｂはデータ出力部で、ｌａ、ｌｂは同期式カウンタで
ある。同期式カウンタＩａＳ　ｌｂは端子ＣＫより入力
された入力パルスをカウントする。２は信号変換部で、
２ａは信号変換器、２ｂは不要パルス除去器である。信
号変換器２ａは端子ＳＴより検出信号を入力し、データ
出力部ｌのデータが確定状態のときには検出信号を送り
、未確定状態のときには送らず、データ確定後検出信号
を送る。

不要パルス除去器２ｂは信号変換器２ａにより発生した
不要なパルスを除去する。３はデータ検出部で、３ａ、
３ｂはＤラッチである。データ検出部３は信号変換部２
より送られた検出信号を受けた時点でデータ出力部ｌの
データを保持する。

第２図（Ａ）は信号変換器２ａの実施例の回路図で、第
２図（Ｂ）は信号変換器２ａのタイムチャートである。

４はインバータ、５は入力があると一定時間の幅を持つ
パルスを発生するパルス発生器、６はＮＯＲ回路である
。第３図（Ａ）は不要パルス除去器２ｂの実施例の回路
図で、第３図（Ｂ）は不要パルス除去器２ｂのタイムチ
ャートである。７は抵抗、８はコンデンサ、９はヒステ
リシスを持ったバッファである。

第２図（Ａ）において、端子ＳＴより検出信号を入力し
、端子ＣＫより入力パルスを入力する。

検出信号はインバータ４で反転されて第２図（Ｂ）■の
様な波形になる。パルス発生器５は入力パルスを受ける
と、一定時間の幅を持つパルスを発生し、第２図（Ｂ）
のようになる。パルス発生器５の出力パルス幅は式（１
）のように設定する。

ＴＶ≧ＴＰＲＩ　−ＴＰＲ２＞　０・・・（１）ただし
、ＴＷは出力パルス幅、ＴＰＲＩはデータ出力部ｌのデ
ータ未確定状態の最大時間、Ｔ　ＰＨ１はパルス発生器
５とＮＯＲ回路６の遅延時間の和である。■と■はＮＯ
Ｒ回路６により第２図（Ｂ）ｓｔｂｌのように入力パル
スが入った時点から予め設定しておいた時間ＴＶは検出
信号がローレベルになる。検出信号がローレベルになる
ことにより、同期式カウンタｌａ、ｌｂのデータ未確定
状態時にはデータ検出部３に検出信号が入ることはない
。第７図は信号変換器２ａの真理値を示す図である。検
出信号（ＳＴ）が１で、入力パルス（ＣＫ）が０のとき
のみ出力（ｓｔｂｌ）が１となる。

第３図（Ａ）において、第３図（Ｂ）ｓｔｂｌに示す波
形は、抵抗７とコンデンサ８で構成された積分回路を通
過して、第３図（Ｂ）■の様な波形となる。ヒステリシ
スを持ったバッファ９は第３図（Ｂ）に示すように、入
力レベルがｖｈを上回ったときハイレベルを出力し、入
力レベルがＶｌを下回ったときローレベルを出力する。

第３図（Ｂ）■がヒステリシスを持ったバッファ９を通
過すると第３図（Ｂ）ｓｔｂ２のように短いパルスは除
去される。この不要パルス除去器２ｂは、信号変換器２
ａの出力のうち短いパルスが次段のＤラッチ３ａ、３ｂ
の誤動作を招くのを防止する。信号変換され、不要な短
いパルスを除去された検出信号は、同期式カウンタ１ａ
Ｓｌｂのデータ未確定時を避けて同期をとる。検出信号
を受けたＤラッチ３ａ、３ｂは同期式カウンタ１ａＸｌ
ｂのデータを検出し、保持する。

第４図は本実施例のタイムチャートである。ＣＫは入力
パルス、Ｑ１〜Ｑ３は同期式カウンタｌａ。

１ｂのデータの状態、ＳＴは検出信号、ｓｔｂ２は信号
変換後の検出信号、Ｄｉ−Ｄ３はＤラッチ３ａ、３ｂの
データの状態である。ＣＫに入力パルスが入ると、第４
図ＳＴに示すように、同期式カウンタ１．ａ、Ｉｂのデ
ータの状態が変化する。

ＳＴに入力された検出信号は、第４図５ｔｂ２に示すよ
うに信号変換部２によって同期式カウンタ１ａ、１ｂの
データ未確定状態時を避けるように信号変換される。信
号変換された検出信号を受けたＤラッチ３ａ、３ｂは、
第４図Ｄｉ−Ｄ３に示すように正しいデータを検出する
。

なお、信伺変換器２ａは第７図に示す真理値をとるもの
であれば他の回路でも実施可能である。

また、入力パルスのパルス幅が式（１）を満足している
のであれば、パルス発生器５は省略できる。

また、データ出力部ｌは入力するパルスによって状態が
変化するレジスタやバッファでも良い。

［効果］以上説明したように、本発明によれば、いかなる時間に
検出信号が入力されても正しい値を検出できる。

【図面の簡単な説明】

第１図、は本発明の実施例のデータ検出装置のブロック
図、第２図は信号変換器の回路図とタイムチャート、第３図
は不要パルス除去器の回路図とタイムチャート、第４図は本発明の実施例のタイムチャート、第５図は従
来例を示したブロック図、第６図は従来例のタイムチャート、第７図は信号変換器の真理値を示した図である。１・・・データ出力部Ｉａ、ｌｂ・・同期式カウンタ２・・・信号変換部２ａ・・・信号変換器２ｂ・・・不要パルス除去器３・・・データ検出部３ａ、３ｂ・・・Ｄラッチ４・・・インバータ５・・・パルス発生器６・・・ＮＯＲ回路７・・・抵抗８・・・コンデンサ

Claims

【特許請求の範囲】入力パルスによってデータの出力変化が生ずるデータ出
力手段、前記データを検出するための検出信号を入力する手段、前記検出信号に応じて前記データ出力手段よりデータを
読み込む検出手段、前記データ出力手段のデータ未確定状態に発生する前記
検出信号をデータ確定後に発生するように変換する信号
変換手段を有することを特徴とするデータ検出装置。