JPH04137041U - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04137041U
JPH04137041U JP1991043610U JP4361091U JPH04137041U JP H04137041 U JPH04137041 U JP H04137041U JP 1991043610 U JP1991043610 U JP 1991043610U JP 4361091 U JP4361091 U JP 4361091U JP H04137041 U JPH04137041 U JP H04137041U
Authority
JP
Japan
Prior art keywords
semiconductor chip
adhesive
recess
semiconductor
ceramic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1991043610U
Other languages
English (en)
Inventor
潔 桂岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1991043610U priority Critical patent/JPH04137041U/ja
Publication of JPH04137041U publication Critical patent/JPH04137041U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】セラミックパッケージに搭載した半導体チップ
の熱応力を緩和する。 【構成】半導体チップを接着剤によりセラミックパッケ
ージに固着した半導体装置において、半導体チップ搭載
部の中央部に凹部を設けるか、又は半導体チップ搭載部
の中央部の一部に凸部を設け、この凹部を跨いで、凹部
上に、または凸部上に半導体チップを搭載し凹部の深さ
分だけ、または凸部の高さな分だけ接着剤の厚みを増し
て応力を緩和している。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は半導体チップを樹脂等の接着剤によりセラミックパッケージに固着し た半導体装置に関する。
【０００２】
【従来の技術】
図３は従来の半導体装置の断面図である。従来、半導体チップ１２を樹脂等の 半導体チップ接着剤１３によりセラミックパッケージ基板１５に固着した半導体 装置は、セラミックパッケージ基板に設けた半導体チップ搭載部１６は平らなも のとなっていた。
【０００３】
【考案が解決しようとする課題】
この従来の半導体装置では、セラミックパッケージ基板１５の半導体チップ搭 載部３６が平らな為、半導体チップ１２を前記半導体チップ搭載部１６に搭載し た際、半導体チップ接着剤１３の厚みは薄くなってしまう。
【０００４】 半導体チップ接着剤１３は、主に熱硬化のものが用いられる為、半導体チップ １２とセラミックパッケージ基板１５の熱膨張係数の差により、半導体チップ１ ２に熱応力が生じる。この為、半導体チップ接着剤１３の厚みが十分に得られな いと熱応力を緩和することができず、半導体チップに歪が発生し半導体チップ１ ２にクラックが入り信頼性をそこなうという問題点があった。
【０００５】
【課題を解決するための手段】
本考案の半導体装置は、パッケージの半導体チップ搭載部の中央部に凹部を設 けるか又は、前記半導体チップ搭載部の中央部の一部に凸部を形成し、この凹部 上または凸部に半導体チップを搭載している。
【０００６】
【実施例】 図１は本考案の第１の実施例の断面図である。セラミックパッケージ基板１５ の半導体チップ搭載部１６の中央部には、凹部１７が設けられている。この凹部 の大きさとしては、半導体装置に搭載する半導体チップ１２より一回り小さい。 そして前記凹部１７上に半導体チップ接着剤１３を介して半導体チップ１２が搭 載されている。凹部内に接着剤が溜るので、接着剤は、凹部の深さ分だけ厚くで き、半導体チップの熱応力が緩和される。
【０００７】 前記セラミックパッケージ基板１５の製造方法は、前記セラミックパッケージ 基板１５の金型を作製し、その中に粉末セラミックを供給し形状を整えた後、高 温で加熱を行ない一体型セラミックパッケージ基板１５が形成される。
【０００８】 図２は、本考案の第２の実施例の断面図である。本考案は、半導体チップ搭載 部１６の中央部の一部が凸部２７となっている点が第１の実施例と異なる。前記 セラミックパッケージ基板１５の製造方法は、セラミック基板１５の金型の形状 が異なる他は、第１の実施例と同様である。この実施例は、凸部の両脇に接着剤 が溜るので、熱応力による半導体チップ１２に発生する歪が大きい前記半導体チ ップ１２の周囲の半導体チップ接着剤１３の厚みを凸部の高さ分だけ厚くするこ とができ、半導体チップ１２の歪を低下させることができるという利点がある。 なお、凸部は、その周辺に接着剤が溜ればよいので、環状、２本のストライプ状 等どのような形状でもよい。
【０００９】
【考案の効果】
以上説明したように本考案はセラミックパッケージ基板の半導体チップ搭載部 の中央部に凹部を設けることにより半導体チップ接着剤の厚みを厚くすることが できる。これにより、半導体チップをセラミックパッケージ基板へ半導体接着剤 を介して搭載した時に生じる熱応力による半導体チップの歪量は図４に示す様に 凹部の深さと反比例して低減することができ、本考案の半導体装置は、従来の半 導体装置に比べ５０μｍの凹の高さにおいて約８倍（歪量比）向上する。よって 半導体チップクラックを防止することができ信頼性を向上することができた。
【図面の簡単な説明】
【図１】本考案の第１の実施例を示す断面図。
【図２】本考案の第２の実施例の示す断面図。
【図３】従来の半導体装置の断面図。
【図４】半導体チップ搭載部凹部深さと熱応力による半
導体チップ表面歪量の関係を示す図。
【符号の説明】
１２ 半導体チップ １３ 半導体チップ接着剤 １５ セラミックパッケージ基盤 １６ 半導体チップ搭載部 １７ 半導体チップ搭載部凹部 ２７ 半導体チップ搭載部凸部

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 半導体チップを接着剤によりセラミック
    パッケージの半導体チップ搭載部に固着した半導体装置
    において、前記半導体チップ搭載部の中央部に凹部を設
    けるか、又は前記半導体チップ搭載部の中央部の一部に
    凸部を設け、この凹部を跨いで凹部上に、または凸部上
    に半導体チップを搭載したことを特徴とする半導体装
    置。
JP1991043610U 1991-06-12 1991-06-12 半導体装置 Pending JPH04137041U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991043610U JPH04137041U (ja) 1991-06-12 1991-06-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991043610U JPH04137041U (ja) 1991-06-12 1991-06-12 半導体装置

Publications (1)

Publication Number Publication Date
JPH04137041U true JPH04137041U (ja) 1992-12-21

Family

ID=31923919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991043610U Pending JPH04137041U (ja) 1991-06-12 1991-06-12 半導体装置

Country Status (1)

Country Link
JP (1) JPH04137041U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607964B2 (en) 2015-05-29 2020-03-31 Toshiba Memory Corporation Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607964B2 (en) 2015-05-29 2020-03-31 Toshiba Memory Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
JP2602076B2 (ja) 半導体装置用リードフレーム
EP0907204A3 (en) Chip size package semiconductor device and method of forming the same
US6512674B1 (en) Package for semiconductor device having radiating substrate and radiator fin
JPH02144954A (ja) 半導体装置
JPH1197569A (ja) 半導体パッケージ
KR100225597B1 (ko) 반도체 패키지의 히트싱크 제조방법
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0685005A (ja) 半導体チップの実装構造
JPH0526760Y2 (ja)
JPS6260245A (ja) 半導体装置
JPH09139404A (ja) 半導体装置およびその製造方法
JPS6378555A (ja) 半導体装置
JPH0621237Y2 (ja) セラミツクパツケ−ジ
JPH04277670A (ja) 半導体装置用リードフレーム
JPH10107198A (ja) Ｉｃ封止パッケージ
JPH04168753A (ja) 半導体装置
JPS6154259B2 (ja)
JPS60119756A (ja) 半導体装置の製造方法
JPH10209207A (ja) チップの実装方法
JPS5943735Y2 (ja) 半導体装置
JPH1187557A (ja) 半導体チップを備えた半導体装置の構造
JPH02199854A (ja) 樹脂封止型半導体装置
JPH08306744A (ja) 電子部品
JPS6144837U (ja) 半導体用パツケ−ジ
JPH01192124A (ja) 半導体装置