JPH041436B2 - - Google Patents

Description

【発明の詳細な説明】

〔発明の技術分野〕 本発明はCMOSスタテイツク型メモリーに適
する半導体メモリーに関する。 〔発明の技術的背景及びその問題点〕 第１図は従来考えられているバツテリーバツク
アツプ・システムである。図中１はメモリーIC
（集積回路）、２はパワーダウン検出回路で、この
回路２は第２図に示される如くツエナーダイオー
ド３、トランジスタ４、抵抗５〜７で形成され
る。８はバツテリー、９，１０はダイオード、１
１はインバータ、１２はナンド回路である。この
第１図の回路は、電源電圧V_DDが一定値を割る
と、パワーダウン検出回路２の出力P.Fが“１”
から“０”レベルとなり、ナンド回路１２の出力
ａが“０”から“１”レベルに切り換わつてこの
レベルを保持するため、メモリーIC１が非動作
し続け又、ダイオードの切りかえによつてバツク
アツプ電源が供給される。 この第１図のシステムの問題点は、メモリー
IC１の外付け回路が多く、設計上及び実装面積
上問題点が多かつたことである。 〔発明の目的〕 本発明は上記事情に鑑みてなされたもので、バ
ツテリーバツクアツプ動作への切り換えを自動的
に行なう回路をメモリーICに内蔵させることに
より、前記問題点を解消した半導体メモリーを提
供しようとするものである。 〔発明の概要〕 本発明は上記目的を達成するため、電源電圧検
出部及び該検出部での検出結果に応じてチツプ選
択信号のレベルを切り換えて出力する切り換え部
をメモリーIC内に内蔵させることにより、従来
の設計上、実装面積上の問題点をなくしたもので
ある。 〔発明の実施例〕 以下図面を参照して本発明の一実施例を説明す
る。第３図において２１はチツプイネーブル信号
（チツプ選択信号）の入力端子、２２はインバ
ータ、２３は電源コントロールバツフア回路であ
る。即ち電源電圧C_DDによりコントロールされる
信号のバツフア回路を通したのち、各部へ
の信号が伝達される構成になつている。 このバツフア回路の真理値表を下記の第１表に
示す。

〔発明の効果〕

以上説明した都く本発明によれば、メモリー
ICの外付け回路を大幅に簡略化できるし、単体
トランジスタ（例えばだい４図のトランジスタ
T_r4）でチツプイネーブル信号供給路を遮断でき
るため、設計上、実装面積上大なる利点を有した
半導体メモリーが提供できるものである。

【図面の簡単な説明】

第１図はバツテリーバツクアツプ・システムを
示す回路構成図、第２図は同構成の一部詳細回路
図、第３図ないし第５図は本発明の一実施例を示
し、第３図は要部構成図、第４図は同構成の具体
的回路図、第５図は全体的構成図である。 １₁……メモリーIC、８……バツクアツプ電源、
２３……電源コントロールバツフア、T_r1〜T_r5
……トランジスタ。

Claims (1)

【特許請求の範囲】
1. １ メモリー集積回路と、この集積回路内に設け
   られ、チツプイネーブル信号を反転する反転回路
   と、前記集積回路内に設けられ、前記反転回路の
   出力を入力として、電源電圧が単体MOSトラン
   ジスタのしきい値電圧で検出されてチツプイネー
   ブル信号供給路を遮断する制御回路とを具備した
   ことを特徴とする半導体メモリー。