JPH04144272A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04144272A JPH04144272A JP26892990A JP26892990A JPH04144272A JP H04144272 A JPH04144272 A JP H04144272A JP 26892990 A JP26892990 A JP 26892990A JP 26892990 A JP26892990 A JP 26892990A JP H04144272 A JPH04144272 A JP H04144272A
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffused
- region
- diffusion layer
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に拡散抵抗を有する半導
体装置に関する。
体装置に関する。
従来の半導体装置は、第３図に示すように、ｎ型低不純
物濃度のエピタキシャル領域（以下ｎ型エピタキシャル
領域と記す）１に設けたｎ型高不純物濃度のウェル（以
下ｎ＋型ワウエル記す）２内に形成しなｐ型拡散層３と
、ｐ型拡散層３の両端に設けたコンタクト用のｐ＋型型
数散層４ｐ“型拡散層４の上に設けたコンタクトホール
５とを備えて拡散抵抗を構成したり、第４図に示すよう
に、ｎ−型エピタキシャル領域２内に第３図と同様に形
成したｐ型拡散層３及びｐ＋型型数散層４より拡散抵抗
を構成していた。
物濃度のエピタキシャル領域（以下ｎ型エピタキシャル
領域と記す）１に設けたｎ型高不純物濃度のウェル（以
下ｎ＋型ワウエル記す）２内に形成しなｐ型拡散層３と
、ｐ型拡散層３の両端に設けたコンタクト用のｐ＋型型
数散層４ｐ“型拡散層４の上に設けたコンタクトホール
５とを備えて拡散抵抗を構成したり、第４図に示すよう
に、ｎ−型エピタキシャル領域２内に第３図と同様に形
成したｐ型拡散層３及びｐ＋型型数散層４より拡散抵抗
を構成していた。
この従来の半導体装置は、ｎ１型ウエル領域上に拡散抵
抗を構成した場合には、拡散容量が大きいという問題点
がある。
抗を構成した場合には、拡散容量が大きいという問題点
がある。
また、ｎ−型エピタキシャル領域上に拡散抵抗を構成し
た場合には、隣接する拡散抵抗間の分離領域を広くする
必要であるという問題点がある。
た場合には、隣接する拡散抵抗間の分離領域を広くする
必要であるという問題点がある。
本発明の半導体装置は、低不純物濃度のｎ型エピタキシ
ャル領域に形成したＰ型拡散層と、前記Ｐ型拡散層の互
に近接した領域の相互間に前記ｐ型拡散層の対向する部
分に接して設けた高不純物濃度のｎ型ウェルを備えてい
る。
ャル領域に形成したＰ型拡散層と、前記Ｐ型拡散層の互
に近接した領域の相互間に前記ｐ型拡散層の対向する部
分に接して設けた高不純物濃度のｎ型ウェルを備えてい
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示す平面図である。
第１図に示すように、半導体基板上に設けたｎ−型エピ
タキシャル領域１に選択的にｐ型拡散層３とｐ型拡散層
３の両端にコンタクト用のＰ＋型拡散層４及びＰ＋型拡
散層４の上にコンタクトホール５を設けて複数の拡散抵
抗を形成し、互に近接する拡散抵抗の相互間にＰ＋型拡
散層４の一部に接してｎ′″型ウェル２を選択的に設け
る。
タキシャル領域１に選択的にｐ型拡散層３とｐ型拡散層
３の両端にコンタクト用のＰ＋型拡散層４及びＰ＋型拡
散層４の上にコンタクトホール５を設けて複数の拡散抵
抗を形成し、互に近接する拡散抵抗の相互間にＰ＋型拡
散層４の一部に接してｎ′″型ウェル２を選択的に設け
る。
このようにすると、隣接する拡散抵抗相互間の空乏層の
広がりがｎ＋＋ウェルにより小さくできるため、分離領
域の間隔を小さくでき、また、隣接部以外の大部分はｎ
−型エピタキシャル領域内にあるため拡散容量を小さく
できる利点がある。
広がりがｎ＋＋ウェルにより小さくできるため、分離領
域の間隔を小さくでき、また、隣接部以外の大部分はｎ
−型エピタキシャル領域内にあるため拡散容量を小さく
できる利点がある。
第２図は本発明の第２の実施例を示す平面図である。
第２図に示すように、ｎ−型エピタキシャル領域１にＳ
字状に形成した拡散層３の両端にｐ”型拡散層４とコン
タクトホール５を設け、両端のＰ＋型拡散層４の一部及
びｐ型拡散層４の折返し部に対向する辺に接してｎ＋型
ワウエル２設けており、折返し部の対向する辺の間隔を
小さくできる。
字状に形成した拡散層３の両端にｐ”型拡散層４とコン
タクトホール５を設け、両端のＰ＋型拡散層４の一部及
びｐ型拡散層４の折返し部に対向する辺に接してｎ＋型
ワウエル２設けており、折返し部の対向する辺の間隔を
小さくできる。
以上説明したように本発明は、ｎ−型エピタキシャル領
域に形成したｐ型拡散抵抗の隣接するｐ型拡散層の相互
間にｎ′型ワウエル領域形成することにより、ｎ−型エ
ピタキシャル領域のみで構成される拡散抵抗よりも分離
領域を小さくし、ｎ＋型ワウエル領域みで構成される拡
散抵抗よりも拡散容量が小さいという効果を有する。
域に形成したｐ型拡散抵抗の隣接するｐ型拡散層の相互
間にｎ′型ワウエル領域形成することにより、ｎ−型エ
ピタキシャル領域のみで構成される拡散抵抗よりも分離
領域を小さくし、ｎ＋型ワウエル領域みで構成される拡
散抵抗よりも拡散容量が小さいという効果を有する。
第１図及び第２図は本発明の第１及び第２の実施例を示
す平面図、第３図及び第４図は従来の半導体装置の第１
及び第２の例を示す平面図である。 １・−ｎ−型エピタキシャル領域：２・・・ｎ＋エル、
３・・・ｐ型拡散層、４・・・ｐ＋型型数散層コンタク
トホール。 型つ ５・・
す平面図、第３図及び第４図は従来の半導体装置の第１
及び第２の例を示す平面図である。 １・−ｎ−型エピタキシャル領域：２・・・ｎ＋エル、
３・・・ｐ型拡散層、４・・・ｐ＋型型数散層コンタク
トホール。 型つ ５・・
Claims (1)
- 低不純物濃度のｎ型エピタキシャル領域に形成したｐ
型拡散層と、前記ｐ型拡散層の互に近接した領域の相互
間に前記ｐ型拡散層の対向する部分に接して設けた高不
純物濃度のｎ型ウェルを備えたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26892990A JP3203649B2 (ja) | 1990-10-05 | 1990-10-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26892990A JP3203649B2 (ja) | 1990-10-05 | 1990-10-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04144272A true JPH04144272A (ja) | 1992-05-18 |
| JP3203649B2 JP3203649B2 (ja) | 2001-08-27 |
Family
ID=17465242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26892990A Expired - Fee Related JP3203649B2 (ja) | 1990-10-05 | 1990-10-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3203649B2 (ja) |
-
1990
- 1990-10-05 JP JP26892990A patent/JP3203649B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3203649B2 (ja) | 2001-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04144272A (ja) | 半導体装置 | |
| JPS6131635B2 (ja) | ||
| US4851893A (en) | Programmable active/passive cell structure | |
| US6078095A (en) | Power transistor including a plurality of unit transistors | |
| JP3251788B2 (ja) | Ｍｏｓ制御サイリスタ装置 | |
| JPS6148955A (ja) | 半導体集積回路装置 | |
| JP2716785B2 (ja) | ラテラルバイポーラトランジスタ型半導体装置 | |
| JPH03248468A (ja) | トリガダイオード | |
| JPH0671087B2 (ja) | 縦型電界効果トランジスタ | |
| JPH04112564A (ja) | 半導体装置 | |
| JPH04144164A (ja) | 半導体装置 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPH04309264A (ja) | 半導体集積回路 | |
| JPH043462A (ja) | 半導体抵抗素子 | |
| JPS59115565A (ja) | 半導体集積回路の製造方法 | |
| JPS59214250A (ja) | 半導体装置 | |
| JPH05291516A (ja) | 半導体集積回路装置 | |
| JPH02163940A (ja) | 半導体装置 | |
| JPH04368169A (ja) | 半導体装置 | |
| JPH0555471A (ja) | 半導体装置 | |
| JPS5965463A (ja) | 半導体素子 | |
| JPH0494572A (ja) | ラテラル型サイリスタ | |
| JPS62183159A (ja) | 半導体装置 | |
| JPH01228157A (ja) | 半導体装置 | |
| JPS5544792A (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |