JPH0415965A - メサ型半導体素子における電極形成方法 - Google Patents
メサ型半導体素子における電極形成方法Info
- Publication number
- JPH0415965A JPH0415965A JP2119185A JP11918590A JPH0415965A JP H0415965 A JPH0415965 A JP H0415965A JP 2119185 A JP2119185 A JP 2119185A JP 11918590 A JP11918590 A JP 11918590A JP H0415965 A JPH0415965 A JP H0415965A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- layer
- electrode
- mask
- masks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、メサ型半導体素子における電極形成方法、特
に、メサ型の発光ダイオード等に好適な電極形成方法に
関するものである。
に、メサ型の発光ダイオード等に好適な電極形成方法に
関するものである。
（従来の技術）
従来のメサ型半導体素子における電極形成方法をメサ型
発光ダイオードを例にとって説明する。
発光ダイオードを例にとって説明する。
第４図は、メサ付近の断面図である。図中、３はｎ−Ｉ
ｎＰのクラッド層、４はＩｎＧａＡｓＰの活性層、５は
ｐ−１ｎＰのクラッド層、６はｐ−ＩｎＧａＡｓＰのキ
ャップ層、１１はＳｉＮｘの絶縁膜、８はｐ電極である
。ｐ電極をメサ上のキャップ層６にコンタクトさせるた
めに、メサの形成後に、ＳｉＮｘの絶縁膜１１を全面に
成膜した後、メサ上の絶縁膜にコンタクトホールを形成
してから電極を被着させている。
ｎＰのクラッド層、４はＩｎＧａＡｓＰの活性層、５は
ｐ−１ｎＰのクラッド層、６はｐ−ＩｎＧａＡｓＰのキ
ャップ層、１１はＳｉＮｘの絶縁膜、８はｐ電極である
。ｐ電極をメサ上のキャップ層６にコンタクトさせるた
めに、メサの形成後に、ＳｉＮｘの絶縁膜１１を全面に
成膜した後、メサ上の絶縁膜にコンタクトホールを形成
してから電極を被着させている。
しかしながら、コンタクトホールの形成は、ホトリソ法
が用いられるが、正確にマスク合わせを行なうことが困
難であり、レジストがメサのエツジで切れ易いという難
点があり、歩留まりを悪くする原因となっている。
が用いられるが、正確にマスク合わせを行なうことが困
難であり、レジストがメサのエツジで切れ易いという難
点があり、歩留まりを悪くする原因となっている。
（発明が解決しようとする課題）
本発明は、上述した事情に鑑みてなされたもので、電極
形成工程を容易にすることにより、大量生産に好適なメ
サ型半導体素子における電極形成方法を提供することを
目的とするものである。
形成工程を容易にすることにより、大量生産に好適なメ
サ型半導体素子における電極形成方法を提供することを
目的とするものである。
（課題を解決するための手段）
本発明は、メサ型半導体素子における電極形成方法にお
いて、メサ形成のためのマスクを形成し、メサを形成し
た後、電極部となる部分以外のマスクを除去し、ついで
、残されたマスクを用いて高抵抗層を形成した後、マス
クを除去して電極層を被着することを特徴とするもので
ある。
いて、メサ形成のためのマスクを形成し、メサを形成し
た後、電極部となる部分以外のマスクを除去し、ついで
、残されたマスクを用いて高抵抗層を形成した後、マス
クを除去して電極層を被着することを特徴とするもので
ある。
（作 用）
本発明は、メサ型半導体素子における電極形成方法にお
いて、メサ形成のためのマスクを形成し、メサを形成し
た後、電極部となる部分以外のマスクを除去する。マス
クの除去は、その周囲にメサ形成をした溝が存在してい
るから、メサ部におけるマスクを残すことは容易である
。ついで、残されたマスクを用いて高抵抗層を形成する
が、マスク上には高抵抗層が形成されないマスク材料を
選定しておけば、高抵抗層の形成後に、マスクを除去す
れば、コンタクトホールを容易に形成することができる
。
いて、メサ形成のためのマスクを形成し、メサを形成し
た後、電極部となる部分以外のマスクを除去する。マス
クの除去は、その周囲にメサ形成をした溝が存在してい
るから、メサ部におけるマスクを残すことは容易である
。ついで、残されたマスクを用いて高抵抗層を形成する
が、マスク上には高抵抗層が形成されないマスク材料を
選定しておけば、高抵抗層の形成後に、マスクを除去す
れば、コンタクトホールを容易に形成することができる
。
したがって、電極をメサの上いっばいに形成することが
可能である。
可能である。
（実施例）
第１図は、本発明をメサ型発光ダイオードに適用した一
実施例の斜視図、第２図は、第１図のメサ部を通る面で
垂直に切った断面図である。図中、１はｎ電極、２はｎ
−ＩｎＰの基板、３はｎ−ＩｎＰのクラッド層、４はＩ
ｎＧａＡｓＰの活性層、５はｐ−ＩｎＰのクラッド層、
６はｐ−ＩｎＧａＡｓＰのキャップ層、７はＦｅドープ
の工ｎＰの高抵抗層、８はｐ電極、９はＳ Ｉ Ｎ ２
の光取り出し窓である。
実施例の斜視図、第２図は、第１図のメサ部を通る面で
垂直に切った断面図である。図中、１はｎ電極、２はｎ
−ＩｎＰの基板、３はｎ−ＩｎＰのクラッド層、４はＩ
ｎＧａＡｓＰの活性層、５はｐ−ＩｎＰのクラッド層、
６はｐ−ＩｎＧａＡｓＰのキャップ層、７はＦｅドープ
の工ｎＰの高抵抗層、８はｐ電極、９はＳ Ｉ Ｎ ２
の光取り出し窓である。
第１図の発光ダイオードの製造方法の実施例を第３図に
より説明する。同図（Ａ）は、ｎ−ＩｎＰの基板２の上
に、ｎ−ＩｎＰのクラッド層３、ＩｎＧａＡｓＰの活性
層４、ｐ−ＩｎＰのクラッド層５、ｐ−ＩｎＧａＡｓＰ
のキャップ層６を液相成長によりエピタキシャル結晶成
長したものである。その上に、同図（Ｂ）に示すように
、スパッタリングとホトリソにより５ｉｎ２のメサエッ
チングマスク１２を形成する。ついで、同図（Ｃ）に示
すように、エツチング液により溝を形成してメサを形成
する。メサ形成後、通常はエツチングマスクを除去する
が、本発明では、同図（Ｄ）に示すように、メサ部の頂
部のマスクを残すようホトリソ工程で選択除去を行なう
。残すマスクの周囲は溝１０となって、ＳｉＯ２膜はな
いから、ホトリソ工程は容易である。
より説明する。同図（Ａ）は、ｎ−ＩｎＰの基板２の上
に、ｎ−ＩｎＰのクラッド層３、ＩｎＧａＡｓＰの活性
層４、ｐ−ＩｎＰのクラッド層５、ｐ−ＩｎＧａＡｓＰ
のキャップ層６を液相成長によりエピタキシャル結晶成
長したものである。その上に、同図（Ｂ）に示すように
、スパッタリングとホトリソにより５ｉｎ２のメサエッ
チングマスク１２を形成する。ついで、同図（Ｃ）に示
すように、エツチング液により溝を形成してメサを形成
する。メサ形成後、通常はエツチングマスクを除去する
が、本発明では、同図（Ｄ）に示すように、メサ部の頂
部のマスクを残すようホトリソ工程で選択除去を行なう
。残すマスクの周囲は溝１０となって、ＳｉＯ２膜はな
いから、ホトリソ工程は容易である。
この実施例のように発光ダイオードの場合は、メサ部の
頂部のマスクは、そのすべてを残すようにするのがよい
が、半導体素子の形態によっては、その一部だけを残す
ようにパターン形成をしてもよい。
頂部のマスクは、そのすべてを残すようにするのがよい
が、半導体素子の形態によっては、その一部だけを残す
ようにパターン形成をしてもよい。
同図（Ｅ）は、高抵抗層の形成工程である。ＭＯＣＶＤ
によって、ＦｅドープのＩｎＰを全面に成長させる。し
かし、ＳｉＯ□膜の上には成長しない。この層は半絶縁
性である。つまり、同図（Ｂ）で説明したエツチングマ
スクは、高抵抗層が成長しない性質の膜を選択する。
によって、ＦｅドープのＩｎＰを全面に成長させる。し
かし、ＳｉＯ□膜の上には成長しない。この層は半絶縁
性である。つまり、同図（Ｂ）で説明したエツチングマ
スクは、高抵抗層が成長しない性質の膜を選択する。
高抵抗層を成長した後、フッ酸によりＳｉＯ□膜を除去
して、同図（Ｆ）に示すような、メサの頂部をコンタク
トホールとしたものが得られるから、これにｐ電極を、
裏面に、光取り出し窓を設けたｎ電極を形成する。
して、同図（Ｆ）に示すような、メサの頂部をコンタク
トホールとしたものが得られるから、これにｐ電極を、
裏面に、光取り出し窓を設けたｎ電極を形成する。
なお、各層における材料は、上記したものに限られるも
のではなく、光吸収領域層も、他の系の材料を用いるこ
とができる。メサ形成も、ｐ−ＩｎＰのクラッド層まで
とした準メサ構造でもよく、このようなものも、本発明
では、メサ型と呼んでいる。
のではなく、光吸収領域層も、他の系の材料を用いるこ
とができる。メサ形成も、ｐ−ＩｎＰのクラッド層まで
とした準メサ構造でもよく、このようなものも、本発明
では、メサ型と呼んでいる。
（発明の効果）
以上の説明から明らかなように、本発明によれば、コン
タクトホールの形成が容易であり、しかも正確にできる
ので、大量生産に適した、また、歩留まりのよい半導体
素子を製造できる効果がある。
タクトホールの形成が容易であり、しかも正確にできる
ので、大量生産に適した、また、歩留まりのよい半導体
素子を製造できる効果がある。
これをメサ型の発光ダイオードに適用した場合は、メサ
型の頂部いっばいに広がるコンタクトホールを形成する
ことができる。
型の頂部いっばいに広がるコンタクトホールを形成する
ことができる。
第１図は、本発明の一実施例を説明するためのメサ型発
光ダイオードの斜視図、第２図は、第１図のメサ型発光
ダイオードの断面図、第３図は製造工程の説明図、第４
図は、従来の発光ダイオードの一例の斜視図である。 １・・・ｎ電極、２・・・ｎ−ＩｎＰ基板、３・・・ｎ
−ＩｎＰクラッド層、４−ＩｎＧａＡｓＰ活性層、５・
・−ｐ−ＩｎＰクラッド層、６−・−ｐ −Ｉ ｎ Ｇ
ａ Ａ ｓＰキャップ層、７・・・ＦｅドープのＩｎ
Ｐの高抵抗層、８・・・ｎ電極、９・・・光取り出し窓
。 特許出願人 株式会社島津製作所
光ダイオードの斜視図、第２図は、第１図のメサ型発光
ダイオードの断面図、第３図は製造工程の説明図、第４
図は、従来の発光ダイオードの一例の斜視図である。 １・・・ｎ電極、２・・・ｎ−ＩｎＰ基板、３・・・ｎ
−ＩｎＰクラッド層、４−ＩｎＧａＡｓＰ活性層、５・
・−ｐ−ＩｎＰクラッド層、６−・−ｐ −Ｉ ｎ Ｇ
ａ Ａ ｓＰキャップ層、７・・・ＦｅドープのＩｎ
Ｐの高抵抗層、８・・・ｎ電極、９・・・光取り出し窓
。 特許出願人 株式会社島津製作所
Claims (1)
- メサ形成のためのマスクを形成し、メサを形成した後
、電極部となる部分以外のマスクを除去し、ついで、残
されたマスクを用いて高抵抗層を形成した後、マスクを
除去して電極層を被着することを特徴とするメサ型半導
体素子における電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2119185A JPH0415965A (ja) | 1990-05-09 | 1990-05-09 | メサ型半導体素子における電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2119185A JPH0415965A (ja) | 1990-05-09 | 1990-05-09 | メサ型半導体素子における電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0415965A true JPH0415965A (ja) | 1992-01-21 |
Family
ID=14755017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2119185A Pending JPH0415965A (ja) | 1990-05-09 | 1990-05-09 | メサ型半導体素子における電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0415965A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1592072A3 (de) * | 2004-04-30 | 2007-12-26 | Osram Opto Semiconductors GmbH | Halbleiterchip für die Optoelektronik und Verfahren zu dessen Herstellung |
-
1990
- 1990-05-09 JP JP2119185A patent/JPH0415965A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1592072A3 (de) * | 2004-04-30 | 2007-12-26 | Osram Opto Semiconductors GmbH | Halbleiterchip für die Optoelektronik und Verfahren zu dessen Herstellung |
| US7435999B2 (en) | 2004-04-30 | 2008-10-14 | Osram Opto Semiconductors Gmbh | Semiconductor chip for optoelectronics and method for the production thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JPH0415965A (ja) | メサ型半導体素子における電極形成方法 | |
| JPH0552676B2 (ja) | ||
| JPS62199021A (ja) | 半導体装置の製造方法 | |
| JPH0338081A (ja) | 半導体レーザの製造方法 | |
| JPH0479275A (ja) | 端面発光ダイオード | |
| JPH01298784A (ja) | 半導体レーザの製造方法 | |
| JPS6057990A (ja) | 半導体レ−ザ | |
| KR100289146B1 (ko) | 매몰 헤테로구조체인 레이저 다이오드의 메사를 형성시키는 방법 | |
| JPH0936475A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
| JPS61125099A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPS6235626A (ja) | 半導体装置の製造方法 | |
| JPS5624995A (en) | Manufacture of semiconductor laser | |
| US20010036697A1 (en) | Method of fabricating semiconductor laser diode | |
| JPS5748286A (en) | Manufacture of buried hetero structured semiconductor laser | |
| JPS6241437B2 (ja) | ||
| JPS63127589A (ja) | 半導体素子の製造方法 | |
| DE3810767A1 (de) | Wiedereingewachsener rippenwellenleiter-laser | |
| JPS61219132A (ja) | リツジ形成法 | |
| JPS6459981A (en) | Manufacture of semiconductor laser | |
| JPH05110204A (ja) | 半導体レ−ザの製造方法 | |
| JPH01185988A (ja) | 半導体発光素子及びその製造方法 | |
| JPH02215176A (ja) | 半導体レーザの製造方法 | |
| JPH04206796A (ja) | 半導体レーザ装置 | |
| JPH0472784A (ja) | 半導体発光素子の製造方法 |