JPH04164306A - 電子部品の端子電極形成方法 - Google Patents

電子部品の端子電極形成方法

Info

Publication number
JPH04164306A
JPH04164306A JP27017888A JP27017888A JPH04164306A JP H04164306 A JPH04164306 A JP H04164306A JP 27017888 A JP27017888 A JP 27017888A JP 27017888 A JP27017888 A JP 27017888A JP H04164306 A JPH04164306 A JP H04164306A
Authority
JP
Japan
Prior art keywords
jig
terminal electrodes
baking
ceramic powder
conductive paint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27017888A
Other languages
English (en)
Inventor
Takeshi Yamanaka
剛 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP27017888A priority Critical patent/JPH04164306A/ja
Publication of JPH04164306A publication Critical patent/JPH04164306A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産1」Jlt肚分1− 本発明は、電子部品の端子電極形成方法に関し、特に積
層セラミックコンデンサ等における導電塗料の焼成によ
る端子電極の形成方法に関するものである。
従】長口支術− 第2図に示すような一般的な構造をした積層セラミック
コンデンサは、次のようにして製作される。
ます、微細化したセラミック粉末と有機バインダを混練
した後、ドクターブレード法によって生ソートを作製す
る。次にこの生シートを所望の面積に切断し、その表面
の片面にスクリーン印刷により内部電極を被着・乾燥し
た生ソートを用意する。次に内部電極を印刷した生シー
トを電極を印刷しない生シートからなる保護層で、上下
からはさむようにして所望の枚数を積み重ね、積層体を
形成し、熱圧着した後、個片状態に切断して生チツプ個
片を形成する。この生チツプ個片を焼成して、第2図(
a)に示す焼成チップ1を作製する。
そして、その両端に銀を主成分として少量のガラスフリ
ントを含む導電塗料を塗布して、端子電極2,2を形成
する。最後にそれを焼き付けてチップ型積層セラミック
コンデンサ3を作成する。
さらに、所望により、上記チップ型積層セラミックコン
デンサ3に、第2図(b)に示すようにす−ド線4,4
をハンダ付けし、最後に樹脂5にてモールドを施して、
リード付積層セラミックコンデンサ6が作成される。
8 f    ′   − ところで、上記従来の端子電極2,2の焼付けにおいて
、両端に導電塗料か塗布された多数の焼成チップ1,1
・・・・・・が、治具等に載置されて一括して焼成され
ているが、焼き付けをされる導電塗料には少量のガラス
フリットが入っているため、焼き付は時(400℃以上
)にガラスフリy)は溶融し、溶融したガラスフリット
は端子電極2,2の表面に出てくるため、端子電極2,
2同士が接触した状態で焼き付けすると、表面に出たガ
ラスフリットによりチップ同士が端子電極2.2にてく
っついてしまうという欠点があった。従って、この場合
、焼付けする時のチップはまばらな状態にしなくてはな
らす生産性が悪い。
また、焼付は後の端子電極2,2のくっつきをり粉末を
散布し、端子電極2,2←中→が接触している部分にア
ルミナ、ジルコニア等のセラミ。
る。しかし端子電極2,2表面のガラスフリットと、ア
ルミナ、ジルコニア等のセラミック粉末が、反応し、端
子電極2,2表面にアルミナ、ジルコニア粉末が付着し
てしまい、端子電極2,2のハンダ付性、外観に悪影響
を与え、また、端子電極2,2の表面にメツキを施した
場合においても、アルミナ、ジルコニア粉末の付着して
いる部分には、メツキが付かないという欠点があった。
−−の この発明は、導電塗料の焼き付は時において、導電塗料
が被着された多数の電子部品を窒化硼素(以下BNと称
する)系のゼラミノク粉末を介在して密に配列して焼き
付けることを特徴とする。
1肛 上記のBN系セラミック粉末は、端子電極焼き付は時に
端子電極同士の接触を妨げ、焼き付は後の端子電極同士
のくっつきが防げる。またBN系セラミック粉末は、導
電塗料を構成する金属やガラスフリットに対して反応し
ないため、端子電極焼き付は後、端子電極へのBN系セ
ラミック粉末の付着はない。
災胤肚 以下、この発明の一実施例について図面を参照して説明
する。
第1図は焼き付けに用いる治具7(セッター;コージラ
イト、アルミナ製)と、その上に密に配列された端子電
極用導電塗料が塗布された積層セラミックコンデンサ8
の平面図であり、円内は、その部分的拡大図である。
この発明による積層セラミックコンデンサの端子電極焼
き付は方法は、次のようなものである。
まず、焼き付けに用いる治具として、コージライトある
いはアルミナの治具7を用意し、この治具7の上面に端
子電極用導電塗料の塗布された積層セラミックコンデン
サ8を互いに重ならない様に、密に並べる。次に、BN
系セラミック粉末(例えばデンカボロンナイトライドH
TD電気化学工業株)を治具7上に並へられた積層セラ
ミ、クコンデンサ8の上から散布する。上記BN系セラ
ミック粉末は、粒径lOθμ−〜300μ■程度である
ため、散布する時、周囲に散乱することなく治具7上に
均一に散布することが可能となる。
次にBN系セラミックの散布された治具7を、コンベア
ベルト焼成炉に投入し、550℃〜650℃の温度で約
1時間焼き付ける。焼き付けが終わった治具7は、メツ
シュを用いて、BN系セラミック粉末と積層セラミック
コンデンサ8に分離する。この分離の際、端子電極同士
のくっつきによりメツシュ上に残る積層セラミックコン
デンサ8は認められなかった。分離された積層セラミッ
クコンデンサ8の表面には、若干BN系セラミック粉末
が付着しているため、これらを除去するために、超音波
洗浄を実施する。
この超音波洗浄の結果、端子電極にBN系セラミック粉
末の残存は認められず、端子電極にメツキを施して−4
、BN系セラミック粉末の付着に起因するメツキ付着は
認められなかった。
なお、上記実施例は積層セラミックコンデンサの端子電
極形成について説明したが、他のコンデ/す、抵抗、半
導体素子等任意の電子部品の端子電極形成に適用できる
ものである。
光肚Δ旦策 以上説明したように、この発明は、積層セラミ、クコン
デンサの端子電極焼き付は時にBN系セラミック粉末を
使用することにより、焼き付は治具上に密に並べられ、
生産性が約2倍に向上する。また、焼き付は後、端子電
極とBN系セラミ、り粉末の付着かないため、品質の面
でも悪影響を及ぼさない。
【図面の簡単な説明】
第1図は、本発明の一実施例に係る積層セラミックコン
デンサの端子電極の焼き付は方法について説明する治具
上に密に並べられたチップ型積層セラミックコンデンサ
の平面図を示し、円内はその部分拡大平面図である。 第2図は、積層セラミ、クフンデンサの概要を示す図で
あり、第2図(a)は、チンプ型積層セラミ、クコンデ
ンサの断面図を示し、第2図(b)はリード付き積層セ
ラミックコンデンサの正面図を示す。 第1図 1112図 (b)

Claims (1)

  1. 【特許請求の範囲】  電子部品本体に導電塗料の焼付けによって端子電極を
    形成する際に、 導電塗料が被着された多数の電子部品を窒化硼素系のセ
    ラミック粉末を介在して密に配列して焼き付けることを
    特徴とする電子部品の端子電極形成方法。
JP27017888A 1988-10-26 1988-10-26 電子部品の端子電極形成方法 Pending JPH04164306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27017888A JPH04164306A (ja) 1988-10-26 1988-10-26 電子部品の端子電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27017888A JPH04164306A (ja) 1988-10-26 1988-10-26 電子部品の端子電極形成方法

Publications (1)

Publication Number Publication Date
JPH04164306A true JPH04164306A (ja) 1992-06-10

Family

ID=17482612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27017888A Pending JPH04164306A (ja) 1988-10-26 1988-10-26 電子部品の端子電極形成方法

Country Status (1)

Country Link
JP (1) JPH04164306A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19523798A1 (de) * 1994-07-05 1996-01-11 Murata Manufacturing Co Verfahren zur Herstellung keramischer Elektronikteile
WO2012132661A1 (ja) * 2011-03-28 2012-10-04 日本碍子株式会社 セラミックスデバイス、及び圧電デバイス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19523798A1 (de) * 1994-07-05 1996-01-11 Murata Manufacturing Co Verfahren zur Herstellung keramischer Elektronikteile
DE19523798C2 (de) * 1994-07-05 1998-12-24 Murata Manufacturing Co Verfahren zur Herstellung keramischer Elektronikteile
WO2012132661A1 (ja) * 2011-03-28 2012-10-04 日本碍子株式会社 セラミックスデバイス、及び圧電デバイス

Similar Documents

Publication Publication Date Title
EP0535995B1 (en) Method of manufacturing electronic components
JPH04164306A (ja) 電子部品の端子電極形成方法
JPS59110217A (ja) チツプ形状の圧電振動部品とその製造方法
JPH0158850B2 (ja)
JPS6221260B2 (ja)
JP3092455B2 (ja) 電子部品のメッキ下地電極形成方法
JPS6339958Y2 (ja)
JPH09246125A (ja) チップ型電子部品の製造方法
JPH04154104A (ja) 積層セラミックコンデンサ
JP3159440B2 (ja) 角形チップ抵抗器
JP2685890B2 (ja) チツプ部品の電極形成方法
JPH05283207A (ja) チップ型サーミスタ及びその製造方法
JPH06104152A (ja) チップ型電子部品における端子電極の形成方法
JP2505197B2 (ja) 積層セラミツクコンデンサの外部電極形成方法
JPH02229403A (ja) 抵抗アレーの製造方法
JPS6350861B2 (ja)
JPH04137752A (ja) メタライズ金属層を有するセラミック基板の製造方法
JP2004022958A (ja) 多数個取りセラミック基板
JPS6022561Y2 (ja) セラミツクス抵抗体
JP2001267742A (ja) セラミック多層基板の製造方法およびそれに用いられる導体ペースト
JPH08265081A (ja) チップ型フィルタ
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JP2000188229A (ja) 積層セラミック電子部品の製造方法
JPH0227710A (ja) チップ型cr複合部品およびその製造方法
JPH0677001A (ja) チップ状電子部品及びその製造方法