JPH0417524B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はタブレツト入力装置に関し、特に容量
結合方式タブレツト入力装置における電極線配置
及び座標特定手法の改良に関する。

〔従来の技術〕

商品開発において機能向上及び原価低減はいわ
ば普遍的テーマである。容量結合方式のタブレツ
ト入力装置の場合、そのようなテーマの一つに座
標検出速度の向上と組立工数、部品点数の消減が
ある。

〔発明が解決しようとする問題点〕

しかし、この２つのテーマの同時解決はなかな
か難しい。例えば本願人が先に出願した昭和56年
特許願第214301号および昭和58年特許願第113442
号では、走査時間の短縮を図るため、通常の座標
特定用の電極線の間に更にブロツク特定用の桁電
極線を配置する。ところがこの方式では、例えば
要求されるセグメントの間隔が６mmであつたとす
ると、通常の電極線を６mm間隔で配置し、更にそ
の間に桁電極を配置することになるから、結局の
ところ、電極線の間隔はセグメントの間隔の半分
の３mmとなつてしまう。その結果、間隔が狭くな
る分、パターン作成工数の増大、加工の困難性の
増大、上側の電極のシールド効果増大による下側
電極の信号出力減少に対応するための電極線パタ
ーンの変更の必要性等を招き、原価の上昇を惹き
起こす。

そこで本発明では、第１及び第２の電極が交互
に平行に配置され、第１の電極線がｍ本おきに並
列接続され、第２の電極線がｍ＋ｎ本おきに並列
接続され群電極線とされたタブレツトと、該群電
極線に走査パルスを印加するパルス印加手段と、
該走査パルス印加時に前記群電極線に流れる充電
電流を検出する電流検出手段と、検出パルスのタ
イミングから当接位置に最も近い第１の電極線の
電極線群および第２の電極線の電極線群の番号を
割り出せば、その組み合わせから当該当接位置が
いずれの第１の電極線と第２の電極線の間にある
かを判断し、前記タブレツト上の被指示座標を特
定する座標特定手段とを備えるものとした。

〔作用〕

即ち、このように第１の電極線と第２の電極線
とを異なつた本数毎に並列接続すると、例えばｍ
＝７、ｎ＝−１とするとき、第１の電極線の１番
目、８番目、15番目、…が同一の電極線群と属す
る一方で、それらの隣に位置する第２の電極線の
１番目、８番目、15番目…は、例えば８番目は２
番目と、15番目は３番目と、…というように、そ
れぞれ異なつた電極線群に属することとなる。

従つて、各電極線群を走査し、その際の検出パ
ルスのタイミングから当接位置に最も近い第１の
電極線の電極線群および第２の電極線の電極線群
の番号を割り出せば、その組み合わせから当該当
接位置がいずれの第１の電極線と第２の電極線の
間にあるかを判断することが可能となる。

また発明者の研究によれば、容量結合タブレツ
トでは、検出棒先端をアースした入力ペン或いは
指先で所望の座標を指示すると、該指示座標付近
を通る電極線の対地静電容量がそれ以外の電極線
のそれよりも大きくなり、走査した際にこれら電
極線に流れる充電電流がそれ以外の電極線に流れ
る充電電流より大きくなるという特性がある。

そこで本発明では、前者のような電極線接続を
採用することによつて電極線走査の必要回数を削
減して原価上昇を招くことなく高速化を達成する
と共に、後者のような検出方式をとることによつ
て入力ペンの構造の簡素化を図り、より一層の原
価低減を図る。

〔実施例〕

以下本発明の詳細を図示実施例に基いて説明す
る。第１図はＸ方向の電極線配置の一例を示す。
図において、１は第１の電極線、２は第２の電極
線であり、区別のためそれぞれ左から順にＡから
Ｌまでの添字を付す。（電極線２Ｚについては後
述。）本実施例では、第１の電極線１は左から３
本おきに並列接続されて群電極線３，４，５，６
とされ、また第２の電極線２は左から２本おきに
接続されて群電極線７，８，９とされている。

第２図にブロツク構成例を示す。図において１
１はタブレツト基板であり、第１図に示したＸ方
向の電極線群３〜９に加え、これと同様の電極線
群２１〜２７をＹ方向についても配置したもので
ある。１２は入力ペンで、その検出先端１３はア
ースされている。１４は該入力ペンに内蔵された
ペンスイツチである。

DX１はドライバで、後述の中央処理装置CPU
から供給されるアドレス信号に従い、Ｘ方向第１
電極線１の群電極線、３〜６に走査パルスを供給
する。DX２，DY１，DY２もドライバで、DX
１と同様、各群電極線７〜９，２１〜２４，２５
〜２７にそれぞれ走査パルスを供給する。これら
ドライバの各電源入力端子PTには、検出抵抗RS
を介して電源電圧VCCが供給されており、前記
走査パルス印加時に各群電極線３〜９，２１〜２
７に流れる充電電流によりこの抵抗RSの両端に
検出信号SSが発生する。

AMPは増幅器で、前記検出信号SSを増幅す
る。Ａ／Ｄはアナログデジタル変換器で、増幅さ
れた検出信号のアナログ値をデジタル値に変換す
る。MPXはマルチプレクタで各ドライバDX１，
DX２，DY１，DY２にアドレス信号を切替供給
する。

中央処理装置CPUは、例えばインテル社Ｚ８
０等で構成されリードオンリメモリROMに書き
込まれたプログラムに従い、ランダムアクセスメ
モリRAMを使用して所定の処理を実行する。IO
は入出力ポートでこれを介して中央処理装置
CPUと外部回路とのデータのやりとりが行なわ
れる。なお、以下の説明では各ブロツクの名称は
省略する。

ドライバDX１の詳細を第３図に示す。図に於
て１０１はデコーダで、端子ADT、マルチプレ
クサMPXを介しCPUから供給されるアドレス信
ADをデコードする。Ｔ３〜Ｔ７は電界効果トラ
ンジスタで、それぞれのゲートは、デコーダ１０
１の対応する出力端子Ｄ３〜Ｄ６に、また、それ
ぞれのソースは対応するＸ群電極線３〜６に、そ
してそれぞれのドレインは端子PTを介して抵抗
RSに接続されている。Ｒ３〜Ｒ７は各ソースと
アースとの間に接続されたデイスチヤージ抵抗で
ある。

なお、ドライバDX２，DY，DY２の構造もこ
のドライバDX１と同様である。

而して入力ペン１２がタブレツト１１に当接さ
れると、ペンスイツチ１４が動作し、信号PSW
がIOを介してCPUに供給される。CPUはこの信
号PSWの到来に応動してMPXに対して切替信号
CHを供給し、その接続先をまずDX１とする。
次いでCPUはMPXを介してDX１に対し、一定
の時間間隔でその値が０から３まで順に変化する
アドレス信号ADを供給する。DX１はこのアド
レス信号ADに従い前述のとおり群電極線３〜６
に順次走査パルスSP３〜SP６を供給する。この
走査パルスSP３〜SP６印加により各群電極線３
〜６には充電電流が流れ、その大きさに応じた信
号SSが抵抗RSに発生し、これがAMPに供給さ
れる。

このときの信号SSの例を第４図に示す。この
図において、縦軸はパルス高Ｈ、横軸は時間ｔを
示し、各信号SS３〜SS６はそれぞれ群電極線３
〜６に走査パルスSP３〜SP６が印加されたとき
に検出される信号SSである。そしてこの信号SS
はAMPで増幅され、ADでそれぞれのパルス高
Ｈに応じたデジタル値に変換される。

CPUはIOを介して供給されるこのデジタル値
をRAMの所定番地に格納する。次にCPUは、
MPXを切替えて、DX２にアドレス信号ADを供
給する。DX２がこのアドレス信号ADに従つて
各群電極線７〜９に走査パルスSP７〜SP９を印
加すると、前述の同様、抵抗RSに信号SSが発生
する。このときの検出信号SSの例を第５図に示
す。この図において信号SS７〜SS９はそれぞれ
群電極線７〜９に走査パルスが印加されたときの
信号SSを示し、この信号SS７〜SS９もデジタル
変換されRAMの所定番地に格納される。

以下同様にしてＹ方向の第１、第２電極線によ
る群電極線２１〜２７についても走査パルスが印
加され、そのときの検出信号SS（不図示）のデジ
タル値がRAMの所定番地に格納される。

次にCPUは、この検出信号SSのデジタル値を
基に、入力ペン１２の当接位置の判定を行なう。

Ｘ方向の当接位置判定の手順を第１図、第４図
および第５図を用いて説明する。なおＸ方向の当
接位置は第１電極線１と第２電極線２の添字の組
合せで表現することとし、例えば電極線１Ａと２
Ａの間はAAと表現する。

而してまずCPUは、Ｘ方向の第１電極線によ
る群電極線３〜６を走査したときに検出された信
号SS３〜SS６のデジタル値を比較し、その中の
最大値の信号SSを抽出する。第４図の例では信
号SS４が抽出される。この最大値の信号がSS４
であるということは入力ペン１２が第１図に示す
群電極線４のエリアＺ４内に当接されていること
を意味する。次いでCPUはＸ方向の第２電極線
による群電極線７〜９の走査の際検出された信号
SS７〜SS９から最大のものおよび２番目のもの
を抽出する。第５図の例では最大のものとして信
号SS８が、また２番目のものとして信号SS７が
検出される。最大のものがSS８であるというこ
とは、第１図のＺ８の範囲に入力ペン１２が当接
されていることを意味し、更に２番目のものが
SS７であるということは、その中でも群電極線
SS７に近い方の半分Ｚ８７に入力ペン１２が当
接されていることを意味する。

従つて、この結果から第４図および第５図に示
すような信号SSを検出しうる領域は、上記Ｚ４
とＺ８７が重複する領域：即ち領域BBがこのと
きの入力ペン１２の当接領域となる。なお、この
領域の特定は、第６図に示すようなテーブルを予
じめROMに格納しておき、上記判定結果を該テ
ーブルに当てはめることによつて為し得る。（第
６図においては信号の頭文字SSは省略）なお、
領域AAについては、第１電極線による群電極線
走査時最大信号SS３、第２電極線による群電極
線走査時最大信号SS７、同じくそのときの２番
目の信号SS８となり、領域DEのそれと同じにな
る。そこで本実施例では、第１図のようにダミー
電極線２Ｚを電極線１Ａの隣りに配置し、これを
群電極線９に接続することによつて領域AAにお
ける第２の電極線群走査時の２番目の信号がSS
９となるようにして領域DEとの区別を行なつて
いる。なお、領域AAを不使用領域とするときは
このようなダミー電極２Ｚを設ける必要はない。

以上の処理は、Ｙ方向電極線による群電極線２
１〜２７を走査したときに得られる信号SSにつ
いても同様に行なわれ、Ｙ方向についての当接領
域AA〜LLが特定される。

そしてCPUはこれらＸ方向、Ｙ方向のそれぞ
れの当接領域を示すデータTDをIOを介して不図
示データ処理装置等へ送出する。

〔発明の効果〕

以上説明したように、本発明によればパターン
を複雑化することなく検出速度の向上が図れ、し
かも電極線をまとめて走査するので走査のための
部品点数も減少する。加えて本発明では入力ペン
の検出先端が単にアースされていれば足りるた
め、この点でも部品点数が減少する。なお、人間
の身体も不完全ながらアースされており、入力ペ
ンによらず指先でタブレツト上の座標を指示して
入力することも可能で、このようにしたときは入
力ペンそのものも不要となる。

また本実施例では、当接位置特定のために第１
電極線による群電極線走査時の信号のうち最大の
もの、第２電極線による群電極線走査時の信号の
うちの最大のものおよび２番目のものを用いた
が、第１電極線による群電極線に係る信号の最大
のものおよび２番目のもの、第２電極線による群
電極線に係る信号の最大のものを用いても同様に
領域の特定ができる。

【図面の簡単な説明】

図は本発明タブレツト入力装置の一実施例を示
し、第１図はＸ方向の電極線の配置図、第２図は
装置のブロツク図、第３図は第２図のドライバ
DX１の回路図、第４図は群電極線３〜６を走査
した際の出力信号を示す波形図、第５図は群電極
線７〜９を走査した際の出力信号を示す波形図、
第６図は当接領域を特定するためのテーブルを示
す線図である。 １……第１の電極線、２……第２の電極線、３
〜９，２１〜２７……群電極線、１１……タブレ
ツト、DX１，DX２，DY１，DY２……パルス
印加手段、RS……電流検出手段、CPU、ROM、
RAM……座標特定手段。

Claims (1)

【特許請求の範囲】
1. １ 第１及び第２の電極が交互に平行に配置さ
   れ、第１の電極線がｍ本おきに並列接続され、第
   ２の電極線がｍ＋ｎ本おきに並列接続され群電極
   線とされたタブレツトと、該群電極線に走査パル
   スを印加するパルス印加手段と、該走査パルス印
   加時に前記群電極線に流れる充電電流を検出する
   電流検出手段と、検出パルスのタイミングから当
   接位置に最も近い第１の電極線の電極線群および
   第２の電極線の電極線群の番号を割り出し、その
   組み合わせから当該当接位置がいずれの第１の電
   極線と第２の電極線の間にあるかを判断する、前
   記タブレツト上の被指示座標を特定する座標特定
   手段とを備えたことを特徴とするタブレツト入力
   装置。