JPH04175671A - 半導体評価方法 - Google Patents

半導体評価方法

Info

Publication number
JPH04175671A
JPH04175671A JP2304346A JP30434690A JPH04175671A JP H04175671 A JPH04175671 A JP H04175671A JP 2304346 A JP2304346 A JP 2304346A JP 30434690 A JP30434690 A JP 30434690A JP H04175671 A JPH04175671 A JP H04175671A
Authority
JP
Japan
Prior art keywords
semiconductor package
mechanical stress
jig
stress
evaluation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2304346A
Other languages
English (en)
Inventor
Hiroyuki Shiosaki
潮崎 裕行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP2304346A priority Critical patent/JPH04175671A/ja
Publication of JPH04175671A publication Critical patent/JPH04175671A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、面実装時の半導体パッケージへの熱ストレス
と同時に機械ストレスを加え2機械ストレスの定量的な
評価ができる半導体評価方法に関するものである。
従来の技術 第2図により従来の半導体評価方法をはんだ浸せき方法
を例にして説明する。
第2図は、従来のはんだ浸せきを用いた半導体パッケー
ジの実装評価方法の例であり、1は半導体パッケージ、
2は溶融したはんだ、3はビンセット、4ははんだ槽で
ある。
これは、ビンセット3で半導体パッケージ1をはさみ、
溶融したはんだ2に半導体パッケージ1を浸せきし、熱
ストレスを加えるという実装評価方法である。
発明が解決しようとする課題 しかし、この方法においては、半導体パッケージ1に熱
ストレスを加えることは可能であるが、同時に機械スト
レス(熱によるプリント基板(図示せず)のそりからく
る半導体パッケージ1への機械ストレス等を想定)を加
えることができない。
本発明は、上記のような欠点を解決する半導体評価方法
を提供することを目的とする。
課題を解決するための手段 本発明は、上記の目的を達成させるため、半導体装評価
試験において、半導体パッケージに熱ストレスを加えな
がら同時に機械ストレスを加え、この機械ストレスを定
量的に評価するものである。
作用 このようにすれば、半導体装置をプリント基板に実装し
た際のプリント基板からの応力等を想定した機械ストレ
スの評価を、熱ストレスの評価と同時に行うことができ
る。
実施例 次に、本発明の一実施例を第1図により説明する。第1
図において、半導体パッケージ1の左右両側を治具5で
はさみ、この状態で溶融はんだ2に半導体パッケージ1
を浸せきする。このようにすれば溶融はんだ2による熱
ストレスを半導体パッケージ1に加える。この状態で治
具5に一体に形成した機械ストレス印加用の治具6を第
1図に矢印で示すように内・外側に動かすことで、半導
体パッケージ1に機械ストレスを加える。この機械スト
レスは、機械ストレス印加用の治具6の動きに応じて受
動する目盛7により、半導体パッケージ1の曲げ量を定
量化することができる。
発明の効果 以上に述べたように、本発明によれば、半導体パッケー
ジに熱ストレスを加えると同時に、機械ストレスを加え
、かつこの機械ストレスを定量的に評価することができ
るから、実装時のプリント基板からの応力等を想定した
評価を実施することができる。
【図面の簡単な説明】
第1図は、本発明の一実施例における半導体評価方法を
示す断面図、第2図は従来の半導体評価方法を示す断面
図である。 1・・・・・・半導体パッケージ、2・・・・・・溶融
はんだ、3・・・・・・ビンセット、4・・・・・・は
んだ槽、5・・・・・・パッケージを上下よりはさみ込
みむ治具、6・・・・・・機械ストレス印加用治具、7
・・・・・・機械ストレス定量化用目盛。

Claims (1)

    【特許請求の範囲】
  1. 半導体パッケージに熱ストレスを加えながら、同時に機
    械ストレスを加え、上記機械ストレスを定量化すること
    を特徴とする半導体評価方法。
JP2304346A 1990-11-08 1990-11-08 半導体評価方法 Pending JPH04175671A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2304346A JPH04175671A (ja) 1990-11-08 1990-11-08 半導体評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2304346A JPH04175671A (ja) 1990-11-08 1990-11-08 半導体評価方法

Publications (1)

Publication Number Publication Date
JPH04175671A true JPH04175671A (ja) 1992-06-23

Family

ID=17931909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2304346A Pending JPH04175671A (ja) 1990-11-08 1990-11-08 半導体評価方法

Country Status (1)

Country Link
JP (1) JPH04175671A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004669A (ja) * 2006-06-21 2008-01-10 Nec Electronics Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004669A (ja) * 2006-06-21 2008-01-10 Nec Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH01118364A (ja) 予備半田ディップ方法
JPH04175671A (ja) 半導体評価方法
Blackwell Surface mount technology
US5827951A (en) Solderability test system
JPS60154698A (ja) 半田付け方法
Winslow et al. Hot solder dip and minimizing thermal gradients
JP2639342B2 (ja) 電子部品搭載用パッド並びにパッド及び電子部品の検査方法
JPS6331391Y2 (ja)
JPH1051120A (ja) フラックス塗布装置
JPH01270391A (ja) 予備半田付方法
JPH06783Y2 (ja) 回路基板検査装置のピンボ−ド
JPH09145589A (ja) 電子部品のハンダ付け性試験方法及び装置
JPH01183885A (ja) 電子部品のはんだ付け方法
JPH09135060A (ja) 半導体装置
JPH04259283A (ja) 電子部品のボンディング装置
JPS6197893A (ja) 半田印刷用マスク
JPH0242794A (ja) 部品のハンダ付方法
JPH0352761A (ja) 半田材料の半田付性試験法
JP3026774U (ja) プリント基板の検査治具
JPH04345059A (ja) 面実装型半導体部品
JPS61113247A (ja) 半導体装置の製造方法
JPH07297533A (ja) 半導体装置の固定方法及びその半導体装置並びに接着剤の塗布方法
JPH01244351A (ja) 半田付け品質検査方法
JPH0422340B2 (ja)
JPH0274055A (ja) Icパッケージ