JPH04177516A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04177516A JPH04177516A JP2304816A JP30481690A JPH04177516A JP H04177516 A JPH04177516 A JP H04177516A JP 2304816 A JP2304816 A JP 2304816A JP 30481690 A JP30481690 A JP 30481690A JP H04177516 A JPH04177516 A JP H04177516A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- oscillation
- signal
- output
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路で構成されたマイクロコンピュ
ータに関し、特に水晶発振器及びセラミック発振器等の
発振安定時間を要する自動発振器を内蔵したマイクロコ
ンピュータに関する。
ータに関し、特に水晶発振器及びセラミック発振器等の
発振安定時間を要する自動発振器を内蔵したマイクロコ
ンピュータに関する。
従来の技術を以下に説明する。第４図はシステム・クロ
ック発生源として水晶振動子もしくはセラミック振動子
等を用いた自動発振器を内蔵したマイクロコンピュータ
（以下マイコンと称す）のシステム・クロック主成部周
辺のブロック図である。第５図は自励発振器の発振波形
である。第５図から分かるように水晶発振器もしくはセ
ラミック発振器等の自励発振器には発振開始から十分に
発振が安定するまでに要する時間、すなわち発振安定時
間ｔ、が存在する。従ってこの期間は発振が不安定なた
め、マイコンは誤動作を避ける目的で−この期間動作を
行なわず、発振安定時間ｔ、が十分経過した後発振器：
４０の出力信号：４４をシステム・クロック生成回路：
４９に取り込み動作を開始するような構成になっている
。
ック発生源として水晶振動子もしくはセラミック振動子
等を用いた自動発振器を内蔵したマイクロコンピュータ
（以下マイコンと称す）のシステム・クロック主成部周
辺のブロック図である。第５図は自励発振器の発振波形
である。第５図から分かるように水晶発振器もしくはセ
ラミック発振器等の自励発振器には発振開始から十分に
発振が安定するまでに要する時間、すなわち発振安定時
間ｔ、が存在する。従ってこの期間は発振が不安定なた
め、マイコンは誤動作を避ける目的で−この期間動作を
行なわず、発振安定時間ｔ、が十分経過した後発振器：
４０の出力信号：４４をシステム・クロック生成回路：
４９に取り込み動作を開始するような構成になっている
。
上記動作の更に詳細な説明を第４図と第６図を用いて行
う。第４図において、第１のフリップ・フロップ：４２
は発振の停止または許可の制御を行うためのもので、発
振停止信号：４６（以下５ＴＯＰ信号：４６と称する）
によりセットされ発振は停止し、ＲＥＳＥＴ信号：４７
またはストップ解除信号＝４８（以下５ＴＰＲＥＬ信号
：４８と称する）によりリセットされ発振を行う。
う。第４図において、第１のフリップ・フロップ：４２
は発振の停止または許可の制御を行うためのもので、発
振停止信号：４６（以下５ＴＯＰ信号：４６と称する）
によりセットされ発振は停止し、ＲＥＳＥＴ信号：４７
またはストップ解除信号＝４８（以下５ＴＰＲＥＬ信号
：４８と称する）によりリセットされ発振を行う。
第２のフリップ・フロップ：４３は発振器：４０の出力
をシステム・クロック生成回路：４９に伝達・非伝達の
制御を行うためのもので、カウンタ：４１のオーバーフ
ロー信号：４５でセットされ、発振器：４０の出力がシ
ステム・クロック生成回路：４９に送られる。またＲＥ
ＳＥＴ信号：４７または５ＴＰＲＥＬ信号二４８でリセ
ットされシステムクロックφ：５０は生成されない。
をシステム・クロック生成回路：４９に伝達・非伝達の
制御を行うためのもので、カウンタ：４１のオーバーフ
ロー信号：４５でセットされ、発振器：４０の出力がシ
ステム・クロック生成回路：４９に送られる。またＲＥ
ＳＥＴ信号：４７または５ＴＰＲＥＬ信号二４８でリセ
ットされシステムクロックφ：５０は生成されない。
さてマイコンの電源電圧が立ちあがると、発振が開始す
る。またＲＥＳＥＴ信号：４７をアクティブにすること
によって、カウンタ：４１がクリアされ発振器：４０の
出力を入力源としてカウントが始まる。カウント開始時
からカウンタ：４１のオーバーフロー信号：４５が出力
されるまでの時間は、第６図における発振安定時間ｔ、
に一致させており、この期間はシステム・クロック生成
回路：４９へ発振器：４０の出力が伝達されないため、
システム・クロックφ：５０が生成されずマイコンは動
作を停止している。
る。またＲＥＳＥＴ信号：４７をアクティブにすること
によって、カウンタ：４１がクリアされ発振器：４０の
出力を入力源としてカウントが始まる。カウント開始時
からカウンタ：４１のオーバーフロー信号：４５が出力
されるまでの時間は、第６図における発振安定時間ｔ、
に一致させており、この期間はシステム・クロック生成
回路：４９へ発振器：４０の出力が伝達されないため、
システム・クロックφ：５０が生成されずマイコンは動
作を停止している。
オーバーフロー信号：４５が出力されると、この信号に
よって第２のフリップ・フロップ：４３がセットされ発
振器：４０の出力はシステム・クロック生成回路：４９
へ伝達されシステム・クロックφ：５０が生成される。
よって第２のフリップ・フロップ：４３がセットされ発
振器：４０の出力はシステム・クロック生成回路：４９
へ伝達されシステム・クロックφ：５０が生成される。
これによってマイコンは動作を開始する。
一方、マイコン動作中に５ＴＯＰ信号：４６がアクティ
ブになると、第１のフリップ・フロップ：４２がセット
され発振は停止する。これは謂るスタンバイ・モードの
状態で、マイコンの全機能が停止している。その後スタ
ンバイ・モードを解除するためのストップ解除信号５Ｔ
ＰＲＥＬ信号：４８がアクティブになると、第１のフリ
ップ・フロップ：４２がリセットされ再び発振が開始す
る。同時に第２のフリップ・フロップ：４３もリセット
され、再び発振安定時間ｔ、が経過するまで、すなわち
カウンタ：４１がオーバーフロー信号：４５を出力する
までシステム・クロックφ：５０が生成されず、マイコ
ンは動作を停止している。
ブになると、第１のフリップ・フロップ：４２がセット
され発振は停止する。これは謂るスタンバイ・モードの
状態で、マイコンの全機能が停止している。その後スタ
ンバイ・モードを解除するためのストップ解除信号５Ｔ
ＰＲＥＬ信号：４８がアクティブになると、第１のフリ
ップ・フロップ：４２がリセットされ再び発振が開始す
る。同時に第２のフリップ・フロップ：４３もリセット
され、再び発振安定時間ｔ、が経過するまで、すなわち
カウンタ：４１がオーバーフロー信号：４５を出力する
までシステム・クロックφ：５０が生成されず、マイコ
ンは動作を停止している。
上述した発振安定時間を要する自励発振器を内蔵した従
来のマイフンは発振が十分安定するまで動作を停止し待
機していなければならない。発振が不安定な期間中の動
作は誤動作を招くことになるので、発振安定時間待機す
ることは避けることができない。
来のマイフンは発振が十分安定するまで動作を停止し待
機していなければならない。発振が不安定な期間中の動
作は誤動作を招くことになるので、発振安定時間待機す
ることは避けることができない。
しかしながらシステム立ち上げ直後或いはスタンバイ・
モード解除後に高速処理が要求されるような場合には、
この待機時間は甚だ非効率的であるという欠点がある。
モード解除後に高速処理が要求されるような場合には、
この待機時間は甚だ非効率的であるという欠点がある。
一般に数ＭＨｚの水晶もしくはセラミック発振器を内蔵
しているマイコンでは発振安定まで待機する時間は数十
ｍｓになってしまう。
しているマイコンでは発振安定まで待機する時間は数十
ｍｓになってしまう。
本発明のマイクロ・コンピュータは発振安定時間を要す
る自励発振器と、該発振器の出力信号を入力源として動
作するカウンタと、該発振器の出力信号と該発振器とは
異なるいま一つのクロック源の出力信号のうちいづれか
一方を該カウンタのオーバーフロー信号により選択しシ
ステム・クロックとする手段を有している。
る自励発振器と、該発振器の出力信号を入力源として動
作するカウンタと、該発振器の出力信号と該発振器とは
異なるいま一つのクロック源の出力信号のうちいづれか
一方を該カウンタのオーバーフロー信号により選択しシ
ステム・クロックとする手段を有している。
かくして、発振が安定するまでの間も動作が可能であり
、見かけ上待機時間がなくなる。
、見かけ上待機時間がなくなる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。第
１図において、第１のフリップ・フロップ：２は第１の
発振器：ｌの発振の停止または許可の制御を行うための
もので、５ＴＯＰ信号：８によりセットされ発振は停止
し、ＲＥＳＥＴ信号：９または５ＴＰＲＥＬ信号：１０
によりリセットされ発振する。第２のフリップ・フリッ
プ：４は第１の発振器：１の出力をシステム・りｐワク
生成回路ニアに伝達・非伝達の制御を行うためのもので
、カウンタ：３のオーバーフ四−信号：１２でセットさ
れ第１の発振器：１の出力がシステム・クロック生成回
路ニアに送られる。またＲＥＳＥＴ信号：９または５Ｔ
ＰＲＥＬ信号：１０でリセットされ第１の発振器：１の
出力がシステム・クロック生成回路ニアへ伝達されるの
を禁止する。第３のフリップ・フロップ：６は第２の発
振器：５の発振の停止または許可の制御を行うためのも
ので、カウンタ：３のオーバーフロー信号：１２または
５ＴＯＰ信号：８でセットされ発振は停止し、ＲＥＳＥ
Ｔ信号：９または５ＴＰＲＥＬ信号：ｌＯによりリセッ
トされ発振する。
１図において、第１のフリップ・フロップ：２は第１の
発振器：ｌの発振の停止または許可の制御を行うための
もので、５ＴＯＰ信号：８によりセットされ発振は停止
し、ＲＥＳＥＴ信号：９または５ＴＰＲＥＬ信号：１０
によりリセットされ発振する。第２のフリップ・フリッ
プ：４は第１の発振器：１の出力をシステム・りｐワク
生成回路ニアに伝達・非伝達の制御を行うためのもので
、カウンタ：３のオーバーフ四−信号：１２でセットさ
れ第１の発振器：１の出力がシステム・クロック生成回
路ニアに送られる。またＲＥＳＥＴ信号：９または５Ｔ
ＰＲＥＬ信号：１０でリセットされ第１の発振器：１の
出力がシステム・クロック生成回路ニアへ伝達されるの
を禁止する。第３のフリップ・フロップ：６は第２の発
振器：５の発振の停止または許可の制御を行うためのも
ので、カウンタ：３のオーバーフロー信号：１２または
５ＴＯＰ信号：８でセットされ発振は停止し、ＲＥＳＥ
Ｔ信号：９または５ＴＰＲＥＬ信号：ｌＯによりリセッ
トされ発振する。
第２の発振器：５はＣＲ発振器やリング発振器等の発振
安定時間を要しない発振器である。
安定時間を要しない発振器である。
第２図は本実施例のマイコンの動作を説明するためのタ
イミング・チャートである。マイコンの電源電圧が立ち
あがると、第１の発振器：ｌ及び第２の発振器：５が共
に発振を開始する。またＲＥＳＥＴ信号：９をアクティ
ブにすることによって、カウンタ：３がクリアされ第１
の発振器：１の出力を入力源としてカウントが始まる。
イミング・チャートである。マイコンの電源電圧が立ち
あがると、第１の発振器：ｌ及び第２の発振器：５が共
に発振を開始する。またＲＥＳＥＴ信号：９をアクティ
ブにすることによって、カウンタ：３がクリアされ第１
の発振器：１の出力を入力源としてカウントが始まる。
カウント開始時からカウンタ：３のオーバーフロー信号
：１２が出力されるまでの時間は第２図における発振安
定時間ｔ、に一致させておりこの期間はシステム・クロ
ック生成回路ニアへ第１の発振器：１の出力が伝達され
ず、第２の発振器５：の出力がシステム・クロック生成
回路ニアの入力源となる。従って第１の発振器：１の発
振が安定するまでの間は、第２の発振器：５によりシス
テム・クロックφ：１４が生成されマイコンが動作する
ことになる。オーバーフロー信号：１２が出力さｈると
第２のフリップ・フロップ：４がセットされ、第１の発
振器：１の出力がシステム・クロック生成回路ニアへ伝
達され同時に第３のフリップ・フロップ：６がセットさ
れ第２の発振器：５は発振を停止しその出力はロウレベ
ルに固定される。従って第１の発振器：１の発振安定時
間ｔ、経過後は、自動的にシステム・クロック生成回路
ニアの入力源として第１の発振器：ｌの出力を選択し動
作することになる。以上により発振器の発振が安定する
までの間でもマイコンは動作を行うことができる。
：１２が出力されるまでの時間は第２図における発振安
定時間ｔ、に一致させておりこの期間はシステム・クロ
ック生成回路ニアへ第１の発振器：１の出力が伝達され
ず、第２の発振器５：の出力がシステム・クロック生成
回路ニアの入力源となる。従って第１の発振器：１の発
振が安定するまでの間は、第２の発振器：５によりシス
テム・クロックφ：１４が生成されマイコンが動作する
ことになる。オーバーフロー信号：１２が出力さｈると
第２のフリップ・フロップ：４がセットされ、第１の発
振器：１の出力がシステム・クロック生成回路ニアへ伝
達され同時に第３のフリップ・フロップ：６がセットさ
れ第２の発振器：５は発振を停止しその出力はロウレベ
ルに固定される。従って第１の発振器：１の発振安定時
間ｔ、経過後は、自動的にシステム・クロック生成回路
ニアの入力源として第１の発振器：ｌの出力を選択し動
作することになる。以上により発振器の発振が安定する
までの間でもマイコンは動作を行うことができる。
第３図は本発明の第二の実施例を示す図である。
第３図は第１図における破線枠内部分に相当し他の部分
は第１図のものと同じであるため省略されている。第３
図のようなマイコンでは、第２の発振器は内蔵されてお
らず、外部端子：３１より直接システム・クロック生成
回路ニアのクロック源を入力することができる。このよ
うな構成にすると、第１の発振器：１の発振が安定する
までの間マイフンを動作させるかさせないかの選択が容
易に行なえ、かつ発振器を内蔵しない分たけ面積的に有
利であるという利点がある。
は第１図のものと同じであるため省略されている。第３
図のようなマイコンでは、第２の発振器は内蔵されてお
らず、外部端子：３１より直接システム・クロック生成
回路ニアのクロック源を入力することができる。このよ
うな構成にすると、第１の発振器：１の発振が安定する
までの間マイフンを動作させるかさせないかの選択が容
易に行なえ、かつ発振器を内蔵しない分たけ面積的に有
利であるという利点がある。
以上説明したように本発明は、水晶もしくはセラミック
等の発振器の発振が安定するまでの期間に、発振器の出
力とは異なる他のクロック源を用いてシステム・クロッ
クを生成しマイコンを動作させることにより、見かげ上
発振安定までの待機時間がなくなるといった効果がある
。
等の発振器の発振が安定するまでの期間に、発振器の出
力とは異なる他のクロック源を用いてシステム・クロッ
クを生成しマイコンを動作させることにより、見かげ上
発振安定までの待機時間がなくなるといった効果がある
。
第１図は本発明の第１の実施例を示すブロック ・図、
第２図は本発明の第１の実施例を説明するためのタイミ
ング図、第３図は本発明の第２の実施例を示すブロック
図、第４図しま従来の技術を説明するためのブロック図
、第５図（ま従来の技術を説明するための図、第６図は
従来の技術を説明するためのタイミング図である。 １・・・・・・第１の発振器、２，４２・・・・・・第
１のフリップ・フロップ、３．４１・・・・・・カウン
タ、４゜４３・・・・・・第２のフリップ・フロップ、
５・・・・・第２の発振器、６・・・・・・第３のフリ
、ツブ・フロ、ツブ、７．４９・・・・・・システム・
クロック生成回路、８゜４６・・・・・・発振停止信号
、９，４７・・・・・リセット信号、１０．４８・・・
・・・ストップ解除信号−１１１・・・・・・第１の発
振器の出力信号線、１２．４５・・・・・・オーバーフ
ロー信号線、１３・・・・・・第２の発振器の出力信号
ＭＡ、１４．５０・・・・・システム・クロックφ、３
０・・・・・フリップ・）２ツブ、３１・・・・・外部
端子、４０・・・・・・発振器、４４・・・・・・発振
器の出力信号線。 システム ７０ッ７戸 、牢１図 システム りＵツクＯ
第２図は本発明の第１の実施例を説明するためのタイミ
ング図、第３図は本発明の第２の実施例を示すブロック
図、第４図しま従来の技術を説明するためのブロック図
、第５図（ま従来の技術を説明するための図、第６図は
従来の技術を説明するためのタイミング図である。 １・・・・・・第１の発振器、２，４２・・・・・・第
１のフリップ・フロップ、３．４１・・・・・・カウン
タ、４゜４３・・・・・・第２のフリップ・フロップ、
５・・・・・第２の発振器、６・・・・・・第３のフリ
、ツブ・フロ、ツブ、７．４９・・・・・・システム・
クロック生成回路、８゜４６・・・・・・発振停止信号
、９，４７・・・・・リセット信号、１０．４８・・・
・・・ストップ解除信号−１１１・・・・・・第１の発
振器の出力信号線、１２．４５・・・・・・オーバーフ
ロー信号線、１３・・・・・・第２の発振器の出力信号
ＭＡ、１４．５０・・・・・システム・クロックφ、３
０・・・・・フリップ・）２ツブ、３１・・・・・外部
端子、４０・・・・・・発振器、４４・・・・・・発振
器の出力信号線。 システム ７０ッ７戸 、牢１図 システム りＵツクＯ
Claims (1)
- 発振安定時間を要する第１の発振器と、該第１の発振器
の出力信号を入力源として動作するカウンタと、発振安
定時間を実質的に要しない第２の発振器と、これら第１
、第２の発振器の出力信号のうちいづれか一方を該カウ
ンタのオーバーフロー信号により選択してシステムクロ
ックとする手段とを有することを特徴とするマイクロコ
ンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304816A JPH04177516A (ja) | 1990-11-09 | 1990-11-09 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304816A JPH04177516A (ja) | 1990-11-09 | 1990-11-09 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04177516A true JPH04177516A (ja) | 1992-06-24 |
Family
ID=17937600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2304816A Pending JPH04177516A (ja) | 1990-11-09 | 1990-11-09 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04177516A (ja) |
-
1990
- 1990-11-09 JP JP2304816A patent/JPH04177516A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6240886B2 (ja) | ||
| JP2776772B2 (ja) | 発振制御回路 | |
| JPH04177516A (ja) | マイクロコンピュータ | |
| JP2852271B2 (ja) | マイクロコンピュータ | |
| JPS6148726B2 (ja) | ||
| JPH0367316A (ja) | クロック発生回路 | |
| JP2000137699A (ja) | マイクロコンピュータ | |
| JP2716386B2 (ja) | クロック出力回路 | |
| JPH0681041B2 (ja) | 集積回路装置 | |
| JPH04158419A (ja) | マイクロコンピュータ | |
| JP2546536B2 (ja) | スタンバイ制御回路 | |
| JP2830216B2 (ja) | スタンバイ回路 | |
| JPH0818338A (ja) | 発振回路 | |
| JPS6348203B2 (ja) | ||
| JP2738159B2 (ja) | クロック信号制御回路 | |
| JP2789725B2 (ja) | マイクロコンピュータ | |
| JPH0619569A (ja) | マイクロコンピュータのクロック発生回路 | |
| JPH01248216A (ja) | マイクロコンピュータ | |
| JPH0763146B2 (ja) | スタンバイ回路 | |
| JPS5943765B2 (ja) | 半導体集積回路 | |
| JPH05101206A (ja) | マイクロコンピユータ | |
| JPH04362719A (ja) | 半導体装置の発振安定待ち回路 | |
| JPS6270924A (ja) | デ−タ処理装置 | |
| JPH0326112A (ja) | 集積回路装置 | |
| JPH0433116A (ja) | マイクロコンピユータ |