JPH04177828A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04177828A JPH04177828A JP30691590A JP30691590A JPH04177828A JP H04177828 A JPH04177828 A JP H04177828A JP 30691590 A JP30691590 A JP 30691590A JP 30691590 A JP30691590 A JP 30691590A JP H04177828 A JPH04177828 A JP H04177828A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ion implantation
- mask
- polysilicon
- photoresist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にイオン注入
用マスク材に関する。
用マスク材に関する。
従来、半導体装1の製造工程における不純物のイオン注
入は、マスクとしてフォトレジスト膜あるいはアルミニ
ウム膜が主に用いられていた。
入は、マスクとしてフォトレジスト膜あるいはアルミニ
ウム膜が主に用いられていた。
上述した従来のアルミニウム膜をマスクとした不純物の
イオン注入方法では、形成されるアルミニウムの膜厚均
一性が悪いため、段差のきつい部分ではアルミニウム膜
の段切れあるいは段部でアルミニウム膜がうすくなると
いう現象が生じ、本来イオン注入すべきでない箇所に不
純物が注入され拡散層が形成されてしまうという欠点が
あった。
イオン注入方法では、形成されるアルミニウムの膜厚均
一性が悪いため、段差のきつい部分ではアルミニウム膜
の段切れあるいは段部でアルミニウム膜がうすくなると
いう現象が生じ、本来イオン注入すべきでない箇所に不
純物が注入され拡散層が形成されてしまうという欠点が
あった。
またフォトレジスト膜のマスクでは、イオン注入時のチ
ャージアップによりフォトレジスト表面に電荷が蓄積さ
れ、それによる電界により下の絶縁膜が破壊されてしま
うという欠点があった。
ャージアップによりフォトレジスト表面に電荷が蓄積さ
れ、それによる電界により下の絶縁膜が破壊されてしま
うという欠点があった。
このため半導体装置の信頼性及び製造歩留りが低下する
という問題点があった。
という問題点があった。
本発明の半導体装置の製造方法は、イオン注入時のマス
クに、ポリシリコン膜とフォトレジスト膜との2層膜を
用いている。イオン注入のマスクにフォトレジスト膜を
用いることによって、マスクの一部が薄くなるというこ
とは防止できるが、フォトレジスト膜だけでは、イオン
注入時のチャージアップによりフォトレジスト膜下の絶
縁膜が蓄積電荷による電界で破壊されてしまう危険があ
る為、フォトレジスト膜の下には薄いポリシリコン膜を
敷いている。また、イオン注入後は、フォトレジスト膜
は除去するが、ポリシリコン膜は残し、酸化することに
よって絶縁膜の1部として利用するという製造方法とな
っている。
クに、ポリシリコン膜とフォトレジスト膜との2層膜を
用いている。イオン注入のマスクにフォトレジスト膜を
用いることによって、マスクの一部が薄くなるというこ
とは防止できるが、フォトレジスト膜だけでは、イオン
注入時のチャージアップによりフォトレジスト膜下の絶
縁膜が蓄積電荷による電界で破壊されてしまう危険があ
る為、フォトレジスト膜の下には薄いポリシリコン膜を
敷いている。また、イオン注入後は、フォトレジスト膜
は除去するが、ポリシリコン膜は残し、酸化することに
よって絶縁膜の1部として利用するという製造方法とな
っている。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図(a)〜(d)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず第1図(a)に示すように、シリコン基板10上に
酸化膜3で覆われたポリシリコンからなる配線2を形成
したのち、全面に薄いポリシリコン膜を形成する。この
ポリシリコン膜1のカバレ1,7ジはアルミニウム膜よ
り良く、はぼ全面に均一に形成される。
酸化膜3で覆われたポリシリコンからなる配線2を形成
したのち、全面に薄いポリシリコン膜を形成する。この
ポリシリコン膜1のカバレ1,7ジはアルミニウム膜よ
り良く、はぼ全面に均一に形成される。
次に第1図(b)に示すように、フォトレジスト膜4を
形成しバターニングしてイオン注入不要部分にのみ残す
。
形成しバターニングしてイオン注入不要部分にのみ残す
。
次に第1図(c)に示すように、残されたフォトレジス
ト膜4をマスクとしてポリシリコン膜1を除去する。次
で残されたポリシリコン膜1とフォトレジスト膜4との
2層膜をイオン注入用のマスクとして不純物イオン5を
イオン注入し、シリコン基板10に拡散層9を形成する
。
ト膜4をマスクとしてポリシリコン膜1を除去する。次
で残されたポリシリコン膜1とフォトレジスト膜4との
2層膜をイオン注入用のマスクとして不純物イオン5を
イオン注入し、シリコン基板10に拡散層9を形成する
。
次に第1図(d)に示すように、必要に応じてマスクと
して用いたフォトレジスト膜4のみを除去したのち、ポ
リシリコン膜1を酸化し酸化膜6を形成する。この酸化
膜6は眉間絶縁膜として利用することができる。
して用いたフォトレジスト膜4のみを除去したのち、ポ
リシリコン膜1を酸化し酸化膜6を形成する。この酸化
膜6は眉間絶縁膜として利用することができる。
以上説明したように本発明は、不純物のイオン注入に使
用するマスクとして、ポリシリコン膜とフォトレジスト
膜との2層膜を用いることにより、イオン注入時のチャ
ージアップによる絶縁膜破壊を防ぎ、かつ良好なマスク
性による不要部分へのイオン注入を防止することができ
る。また、マスク材として利用したポリシリコン材を残
して酸化することにより、絶縁膜として利用できる為、
ポリシリコン膜のステップカバレッジの良さによる絶縁
性の向上にも寄与でき、半導体装置の信頼性及び歩留向
上の効果は大きい。
用するマスクとして、ポリシリコン膜とフォトレジスト
膜との2層膜を用いることにより、イオン注入時のチャ
ージアップによる絶縁膜破壊を防ぎ、かつ良好なマスク
性による不要部分へのイオン注入を防止することができ
る。また、マスク材として利用したポリシリコン材を残
して酸化することにより、絶縁膜として利用できる為、
ポリシリコン膜のステップカバレッジの良さによる絶縁
性の向上にも寄与でき、半導体装置の信頼性及び歩留向
上の効果は大きい。
第1図(a)〜(d)は本発明の一実施例を説明するた
めの半導体チップの断面図である。 1・・・ポリシリコン膜、2・・・配線、3・・・酸化
膜、4・・・フォトレジスト膜、5・・・不純物イオン
、6・・・酸化膜、9・・・拡散層、10・・・シリコ
ン基板。
めの半導体チップの断面図である。 1・・・ポリシリコン膜、2・・・配線、3・・・酸化
膜、4・・・フォトレジスト膜、5・・・不純物イオン
、6・・・酸化膜、9・・・拡散層、10・・・シリコ
ン基板。
Claims (1)
- 【特許請求の範囲】 1、イオン注入用のマスク材としてポリシリコン膜と
フォトレジスト膜の2層膜を用いることを特徴とする半
導体装置の製造方法。 2、ポリシリコン膜とフォトレジスト膜からなる2層
膜のマスクを用いて不純物をイオン注入し、次でマスク
として用いた上層のフォトレジスト膜を除去したのち下
層のポリシリコン膜を酸化して酸化膜を形成することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306915A JP2624371B2 (ja) | 1990-11-13 | 1990-11-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306915A JP2624371B2 (ja) | 1990-11-13 | 1990-11-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04177828A true JPH04177828A (ja) | 1992-06-25 |
| JP2624371B2 JP2624371B2 (ja) | 1997-06-25 |
Family
ID=17962809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2306915A Expired - Fee Related JP2624371B2 (ja) | 1990-11-13 | 1990-11-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624371B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166565A (ja) * | 1986-01-20 | 1987-07-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH0239439A (ja) * | 1988-07-28 | 1990-02-08 | Nec Corp | 半導体装置の製造方法 |
| JPH0267735A (ja) * | 1988-09-02 | 1990-03-07 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH0281439A (ja) * | 1988-09-16 | 1990-03-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1990
- 1990-11-13 JP JP2306915A patent/JP2624371B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166565A (ja) * | 1986-01-20 | 1987-07-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH0239439A (ja) * | 1988-07-28 | 1990-02-08 | Nec Corp | 半導体装置の製造方法 |
| JPH0267735A (ja) * | 1988-09-02 | 1990-03-07 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH0281439A (ja) * | 1988-09-16 | 1990-03-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2624371B2 (ja) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| US5541129A (en) | Method of making non-volatile memory device | |
| JPH10125615A (ja) | 集積回路の製造方法 | |
| JPH04177828A (ja) | 半導体装置の製造方法 | |
| JPH0350730A (ja) | 半導体装置 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JPS60160168A (ja) | Mos型半導体装置の製造方法 | |
| JPS6149473A (ja) | ポリサイドゲ−トmos icの製造方法 | |
| JPS58102558A (ja) | 半導体装置およびその製造方法 | |
| JPH06196497A (ja) | 半導体装置の製造方法 | |
| JPH0794607A (ja) | Mnos型半導体装置 | |
| JPH02186625A (ja) | 半導体装置の製造方法 | |
| JPS58155767A (ja) | Mos型半導体装置の製造方法 | |
| JPH01122167A (ja) | 半導体装置の製造方法 | |
| JPS61220451A (ja) | 半導体装置の製造方法 | |
| JPH0316225A (ja) | Mos半導体装置の製造方法 | |
| JPS62263658A (ja) | 半導体装置およびその製造方法 | |
| JPH02159041A (ja) | 半導体装置の製造方法 | |
| JPS61264763A (ja) | 半導体装置の製造方法 | |
| JPS60247973A (ja) | 半導体装置の製造方法 | |
| JPS6238857B2 (ja) | ||
| JPS641065B2 (ja) | ||
| JPH0621444A (ja) | 半導体装置の製造方法 | |
| JPS63102341A (ja) | 半導体装置の製造方法 | |
| JPS62219666A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |