JPH04177867A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04177867A JPH04177867A JP2307477A JP30747790A JPH04177867A JP H04177867 A JPH04177867 A JP H04177867A JP 2307477 A JP2307477 A JP 2307477A JP 30747790 A JP30747790 A JP 30747790A JP H04177867 A JPH04177867 A JP H04177867A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solder
- lead terminal
- packaging container
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置、とくに絶縁物封止パラ従来の技
術 半導体チップと、これを内蔵する絶縁物の包装容器と、
この容器に一端を固定され他端を外に出している銅など
のリード端子とを主な構成要件とする半導体装置のパッ
ケージは広く知られている。
術 半導体チップと、これを内蔵する絶縁物の包装容器と、
この容器に一端を固定され他端を外に出している銅など
のリード端子とを主な構成要件とする半導体装置のパッ
ケージは広く知られている。
この種の半導体装置は、リード端子全面に錫鉛はんだ層
を形成して、実装時のはんだ濡れ性を良くしている。こ
れら半導体装置は、所定のプリント基板の部品搭載ラン
ド部に、まず印刷によりペースト状のはんだ層を形成し
た後、その上に搭載され、この半導体装置を搭載したプ
リント基板は、赤外線・加熱蒸気等の雰囲気内を通過さ
せられ、ペーストはんだが溶融されプリント基板の端子
と半導体装置のリード端子が電気的に接続される。
を形成して、実装時のはんだ濡れ性を良くしている。こ
れら半導体装置は、所定のプリント基板の部品搭載ラン
ド部に、まず印刷によりペースト状のはんだ層を形成し
た後、その上に搭載され、この半導体装置を搭載したプ
リント基板は、赤外線・加熱蒸気等の雰囲気内を通過さ
せられ、ペーストはんだが溶融されプリント基板の端子
と半導体装置のリード端子が電気的に接続される。
発明が解決しようとする課題
しかしなから、上記加熱時に温度プロファイルか適正で
なく、急激に加熱すると、半導体装置のリード端子部が
プリント基板の部品搭載ランド部よりも早く温度が上昇
し、部品搭載ランド上のぺ−ストはんだが溶融して、半
導体装置のリード端子上部に吸い上げられて、接合部に
はんだが残留せず、オープン状態となり接続不良が発生
するため、はんだの融点以下の温度で予備加熱を長時間
行う必要があり、作業効率が低下するという欠点があっ
た。
なく、急激に加熱すると、半導体装置のリード端子部が
プリント基板の部品搭載ランド部よりも早く温度が上昇
し、部品搭載ランド上のぺ−ストはんだが溶融して、半
導体装置のリード端子上部に吸い上げられて、接合部に
はんだが残留せず、オープン状態となり接続不良が発生
するため、はんだの融点以下の温度で予備加熱を長時間
行う必要があり、作業効率が低下するという欠点があっ
た。
本発明の目的は、はんだ接続時のはんだ吸い上りによる
オーブン不良をな（し、予備加熱時間を短くし、もって
作業効率の良いはんだ接合が可能な半導体装置を提供す
ることにある。
オーブン不良をな（し、予備加熱時間を短くし、もって
作業効率の良いはんだ接合が可能な半導体装置を提供す
ることにある。
課題を解決するための手段
この目的を達成するために、本発明の半導体装置は、半
導体チップと、これを内蔵する絶縁物の包装容器と、こ
の包装容器に一端を固定され他端が外方に延びるリード
端子とよりなり、リード端子のうち、接合部を除く部分
の表面が、はんだの濡れ性の悪い表面となる表面処理を
ほどこされた表面となっている。また、本発明半導体装
置は、リード端子のうち、接合部を除く部分に突起を設
けている。
導体チップと、これを内蔵する絶縁物の包装容器と、こ
の包装容器に一端を固定され他端が外方に延びるリード
端子とよりなり、リード端子のうち、接合部を除く部分
の表面が、はんだの濡れ性の悪い表面となる表面処理を
ほどこされた表面となっている。また、本発明半導体装
置は、リード端子のうち、接合部を除く部分に突起を設
けている。
作用
上記の構成により、本発明半導体装置は、プリント基板
に実装されるとき、上記はんだの濡れ性の悪い表面部分
がはんだの運上がりを防ぎ、接続部のはんだが失われる
ことなく、予備加熱時間を短く、作業効率を高くするこ
とができる。
に実装されるとき、上記はんだの濡れ性の悪い表面部分
がはんだの運上がりを防ぎ、接続部のはんだが失われる
ことなく、予備加熱時間を短く、作業効率を高くするこ
とができる。
実施例
本発明の実施例について、図面を引用しつつ説明する。
本発明半導体装置は、集積回路のチップ１と、これを搭
載するタブ２と、これらを内包するエポキシ樹脂モール
ドの絶縁物容器３と、この絶縁物容器３に一端を固定さ
れ他端が外方に延びているリード端子４とよりなる。リ
ート端子のＵ字状に曲げられた湾曲部は、後工程におい
て、プリント基板にはんだで接合される接合部５である
。接合部５を除く部分６の表面は、アルミニウムまたは
ニッケルのめっきがほどこされ、はんだの濡れ性の悪い
表面７，７′となっている。このようなアルミニウム、
ニッケルのめっきは、樹脂封止されたリードフレームか
ら酸化膜、樹脂のいわゆるｌくりが除去され、接合部５
に錫鉛はんだの薄層が作られた後に作られる。この後、
リードフレーム ・は、金型より所定の形状・寸法に加
工される。
載するタブ２と、これらを内包するエポキシ樹脂モール
ドの絶縁物容器３と、この絶縁物容器３に一端を固定さ
れ他端が外方に延びているリード端子４とよりなる。リ
ート端子のＵ字状に曲げられた湾曲部は、後工程におい
て、プリント基板にはんだで接合される接合部５である
。接合部５を除く部分６の表面は、アルミニウムまたは
ニッケルのめっきがほどこされ、はんだの濡れ性の悪い
表面７，７′となっている。このようなアルミニウム、
ニッケルのめっきは、樹脂封止されたリードフレームか
ら酸化膜、樹脂のいわゆるｌくりが除去され、接合部５
に錫鉛はんだの薄層が作られた後に作られる。この後、
リードフレーム ・は、金型より所定の形状・寸法に加
工される。
上記のような半導体は、プリント基板８の上の部品搭載
ランド９にのせられ、赤外線炉などで加熱接続される際
、はんだ１０が接合部５の近傍にとどまり、はんだの濡
れ性の悪い表面７に進むことがない。
ランド９にのせられ、赤外線炉などで加熱接続される際
、はんだ１０が接合部５の近傍にとどまり、はんだの濡
れ性の悪い表面７に進むことがない。
上記実施例におけるアルミニウムなどによるめっきにか
えて、耐熱性の樹脂で被覆してもよい。
えて、耐熱性の樹脂で被覆してもよい。
また、樹脂の被覆は、薄い層でなく、突起１１となって
いた方がよい。
いた方がよい。
発明の効果
以上の説明のように、本発明によれば、半導体装置のリ
ード端子上部に、はんだと濡れ性の悪い処理を施したた
め、赤外線炉などではんだを融解し接続する時に、温度
プロファイルが不適切となった場合でもはんだの吸上り
現象（ウィッキング）かなくなり、修正の工程か不要と
なり、作業効率か大幅に向上する。
ード端子上部に、はんだと濡れ性の悪い処理を施したた
め、赤外線炉などではんだを融解し接続する時に、温度
プロファイルが不適切となった場合でもはんだの吸上り
現象（ウィッキング）かなくなり、修正の工程か不要と
なり、作業効率か大幅に向上する。
第１図は本発明実施例の半導体装置および搭載するプリ
ント基板の一部の断面図、第２図は他の実施例の要部断
面図である。 １・・・・・・チップ、２・・・・・・タブ、３・・・
・・・絶縁物容器、４・・・・・・リード端子、５・・
・・・・接合部、６・・・・・・接合部を除く部分、７
，７′・・・・・・はんだ濡れ性の悪い表面、８・・・
・・・プリント基板、９・・・・・・部品搭載ランド、
１０・・・・・・はんだ。 代理人の氏名 弁理士小鍜治明 ほか２名第１図 ５−１合部 ｆＯ−１ａんだ 第２図
ント基板の一部の断面図、第２図は他の実施例の要部断
面図である。 １・・・・・・チップ、２・・・・・・タブ、３・・・
・・・絶縁物容器、４・・・・・・リード端子、５・・
・・・・接合部、６・・・・・・接合部を除く部分、７
，７′・・・・・・はんだ濡れ性の悪い表面、８・・・
・・・プリント基板、９・・・・・・部品搭載ランド、
１０・・・・・・はんだ。 代理人の氏名 弁理士小鍜治明 ほか２名第１図 ５−１合部 ｆＯ−１ａんだ 第２図
Claims (2)
- （１）半導体チップと、これを内蔵する絶縁物の包装容
器と、この包装容器に一端を固定され他端が外方に延び
るリード端子とよりなる半導体装置において、リード端
子のうち、接合部を除く部分の表面が、はんだの濡れ性
の悪い表面となる表面処理をほどこされた表面である半
導体装置。 - （２）半導体チップと、これを内蔵する絶縁物の包装容
器と、この包装容器に一端を固定され他端が外方に延び
るリード端子とよりなる半導体装置において、リード端
子のうち、接合部を除く部分に突起を設けた半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2307477A JPH04177867A (ja) | 1990-11-13 | 1990-11-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2307477A JPH04177867A (ja) | 1990-11-13 | 1990-11-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04177867A true JPH04177867A (ja) | 1992-06-25 |
Family
ID=17969553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2307477A Pending JPH04177867A (ja) | 1990-11-13 | 1990-11-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04177867A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59219946A (ja) * | 1983-05-30 | 1984-12-11 | Hitachi Ltd | フラツトパツク部品の半田流れ防止方法 |
| JPS6230357B2 (ja) * | 1982-04-13 | 1987-07-01 | Niigata Engineering Co Ltd | |
| JPH0113152B2 (ja) * | 1987-01-26 | 1989-03-03 | Tetsudo Sogo Gijutsu Kenkyusho | |
| JPH02270359A (ja) * | 1989-04-11 | 1990-11-05 | Nec Corp | ピーエルシーシーパッケージ |
-
1990
- 1990-11-13 JP JP2307477A patent/JPH04177867A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6230357B2 (ja) * | 1982-04-13 | 1987-07-01 | Niigata Engineering Co Ltd | |
| JPS59219946A (ja) * | 1983-05-30 | 1984-12-11 | Hitachi Ltd | フラツトパツク部品の半田流れ防止方法 |
| JPH0113152B2 (ja) * | 1987-01-26 | 1989-03-03 | Tetsudo Sogo Gijutsu Kenkyusho | |
| JPH02270359A (ja) * | 1989-04-11 | 1990-11-05 | Nec Corp | ピーエルシーシーパッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01315167A (ja) | 半導体装置 | |
| JP2000077257A (ja) | アキシャルリード型電子部品及びアキシャルリード型電子部品実装回路基板装置 | |
| WO1987004008A1 (en) | Lead finishing for a surface mount package | |
| JP3360778B2 (ja) | 半導体装置の半田付け方法 | |
| JPH05259631A (ja) | プリント配線板の表面実装方法 | |
| JPH05343593A (ja) | 接続端子 | |
| JP2501668Y2 (ja) | 表面実装用電気部品 | |
| JPH0917913A (ja) | 電子回路装置 | |
| JP2903711B2 (ja) | フラットパッケージの予備半田方法 | |
| JPS5947749A (ja) | レジンパツケ−ジ型半導体装置 | |
| KR960002091B1 (ko) | 반도체 패키지 | |
| JPH06268364A (ja) | 部品のハンダ接着方法 | |
| JP2836887B2 (ja) | 面実装型チップ部品の実装方法 | |
| JPH05243723A (ja) | 半田付け用治具およびそれを用いた電子部品の実装法 | |
| JPS59204265A (ja) | 混成集積回路の製造方法 | |
| JPH03192794A (ja) | 電気回路部品の実装方法及びｉｃパッケージ | |
| JPH03201554A (ja) | 基板実装用の電子部品 | |
| JPS6235655A (ja) | 半導体集積回路装置 | |
| JPH0487394A (ja) | 電子部品の実装方法 | |
| JPS60165791A (ja) | 汎用ハンダ炉 | |
| JPS63132464A (ja) | 集積回路のリ−ド | |
| JPH0714970A (ja) | 半導体装置およびその実装方法 | |
| JPS6180894A (ja) | 電子部品の製造方法 | |
| JPH0714941A (ja) | 半導体装置 | |
| JPH04284657A (ja) | 半導体装置 |