JPH04181756A - 誘電体分離基板及びその製造方法 - Google Patents
誘電体分離基板及びその製造方法Info
- Publication number
- JPH04181756A JPH04181756A JP2310723A JP31072390A JPH04181756A JP H04181756 A JPH04181756 A JP H04181756A JP 2310723 A JP2310723 A JP 2310723A JP 31072390 A JP31072390 A JP 31072390A JP H04181756 A JPH04181756 A JP H04181756A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mask pattern
- insulating film
- isolation
- island region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/64—Wet etching of semiconductor materials
- H10P50/642—Chemical etching
- H10P50/644—Anisotropic liquid etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
- H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、分離溝の側壁を垂直として方形島領域を極大
にすることができるようにした接合型の誘電体分離基板
及びその製造方法に関する。
にすることができるようにした接合型の誘電体分離基板
及びその製造方法に関する。
〔従来の技術〕
従来、半導体集積回路における個々の素子の分離につい
ては、比較的工程が簡単でかつ制御の容易ゝな拡散層に
よるｐｎ接合分離が広く行なわれているが、ｐｎ接合部
における分離容量が大きく、集積回路の高周波特性に悪
影響を与え、回路の動作速度が遅くなるという欠点があ
り、他の提案として誘導体層で分離する誘電体絶縁分離
方式がある。この方式は、寄生容量や分離耐圧の点では
理想的な分離法である。
ては、比較的工程が簡単でかつ制御の容易ゝな拡散層に
よるｐｎ接合分離が広く行なわれているが、ｐｎ接合部
における分離容量が大きく、集積回路の高周波特性に悪
影響を与え、回路の動作速度が遅くなるという欠点があ
り、他の提案として誘導体層で分離する誘電体絶縁分離
方式がある。この方式は、寄生容量や分離耐圧の点では
理想的な分離法である。
この誘電体分離基板としては、接合型の誘電体分離基板
（例えば、特開昭６２−２２９８５５号公報等）が知ら
れている。
（例えば、特開昭６２−２２９８５５号公報等）が知ら
れている。
従来の接合型の誘電体分離基板の製造方法を第１３図（
ａ）〜（ｊ）に基づいて説明する。
ａ）〜（ｊ）に基づいて説明する。
主表面が（１００）面である単結晶シリコンの半導体基
Ｆｉ（接合基Ｆｉ）２（第１３図（ａ））ノ研磨表面に
ｓｂ又はＡｓ等のＮ” ）−バントを埋込拡散させ、
さらに該接合基板２の外面に、例えば熱酸化法により酸
化膜（ＳｉＯ□）の絶縁膜４を被覆形成する。上記接合
基板２と一方の単結晶シリコンの半導体基板（支持基板
）６（第１３図（ａ））との相対向する面の鏡面研摩側
同士を向けて音着させ、２００°Ｃ以上の温度で熱処理
して接合させる（第１３図（ｂ））。この基板接合体８
の接合基板２部分を３０〜５０μｍの厚さになるまで研
削研磨しく第１３図（Ｃ））、次いで例えば熱酸化法に
より接合基板２の表面に０．６μｍ程度のホトリソグラ
フィ用酸化膜ＩＯを形成する（第１３図（ｄｌ ）。該
酸化膜１０をホトリソグラフィにより所望の分離マスク
パターンに従って選択的に除去して窓１２を開く （第
１３図（ｅ））。３亥窓１２を通してＪ亥接合基板２の
表面が異方性エツチングされ、断面■字形の分離溝１４
が形成され、この分離溝１４によって島領域１６が形成
される（第１３図（ｆ））。その後、全面に分離酸化膜
１８を２μｍ程度再び形成しく第１３図（□□□）、そ
の上に多結晶シリコン層２０を４０〜８０μｍ堆積させ
る（第１３図（ハ））。多結晶シリコン層２０側から研
削研磨を行い酸化膜１８を研磨ストップ層として利用す
る（第１３図（ｉ））。最後に、酸化膜１８を除去して
、誘電体分離基板Ｄ１が完成する（第１３図Ｕ）及び第
１４図）。
Ｆｉ（接合基Ｆｉ）２（第１３図（ａ））ノ研磨表面に
ｓｂ又はＡｓ等のＮ” ）−バントを埋込拡散させ、
さらに該接合基板２の外面に、例えば熱酸化法により酸
化膜（ＳｉＯ□）の絶縁膜４を被覆形成する。上記接合
基板２と一方の単結晶シリコンの半導体基板（支持基板
）６（第１３図（ａ））との相対向する面の鏡面研摩側
同士を向けて音着させ、２００°Ｃ以上の温度で熱処理
して接合させる（第１３図（ｂ））。この基板接合体８
の接合基板２部分を３０〜５０μｍの厚さになるまで研
削研磨しく第１３図（Ｃ））、次いで例えば熱酸化法に
より接合基板２の表面に０．６μｍ程度のホトリソグラ
フィ用酸化膜ＩＯを形成する（第１３図（ｄｌ ）。該
酸化膜１０をホトリソグラフィにより所望の分離マスク
パターンに従って選択的に除去して窓１２を開く （第
１３図（ｅ））。３亥窓１２を通してＪ亥接合基板２の
表面が異方性エツチングされ、断面■字形の分離溝１４
が形成され、この分離溝１４によって島領域１６が形成
される（第１３図（ｆ））。その後、全面に分離酸化膜
１８を２μｍ程度再び形成しく第１３図（□□□）、そ
の上に多結晶シリコン層２０を４０〜８０μｍ堆積させ
る（第１３図（ハ））。多結晶シリコン層２０側から研
削研磨を行い酸化膜１８を研磨ストップ層として利用す
る（第１３図（ｉ））。最後に、酸化膜１８を除去して
、誘電体分離基板Ｄ１が完成する（第１３図Ｕ）及び第
１４図）。
上記した主表面が（１，００）面である単結晶シリコン
基板を用いた接合型の誘電仕分ｇｕ基板は、分離溝の断
面形状が■字形であるから島領域が小さくなることは避
けられず、そしてこの島領域の形状は接合基板が厚くな
る程益々小さくなってしまいうという難点があった。
基板を用いた接合型の誘電仕分ｇｕ基板は、分離溝の断
面形状が■字形であるから島領域が小さくなることは避
けられず、そしてこの島領域の形状は接合基板が厚くな
る程益々小さくなってしまいうという難点があった。
本発明は、このような接合型の誘電体分離基板の製造に
おける島領域の縮小化による接合基板表面のロスを回避
し、島領域を極大とし集積度を高めることができ、しか
も該島領域の表面形状が従来と同じ方形となるようにし
た誘電体分離基板及びその製造方法を提供することを目
的とする。
おける島領域の縮小化による接合基板表面のロスを回避
し、島領域を極大とし集積度を高めることができ、しか
も該島領域の表面形状が従来と同じ方形となるようにし
た誘電体分離基板及びその製造方法を提供することを目
的とする。
上記課題を解決するために、本発明は、絶縁膜で被覆さ
れたシリコン単結晶接合基板とシリコン単結晶支持基板
とを互いに密着させて熱処理して接合する工程と、接合
された該接合基板の表面から所定の厚みを研磨して除去
する工程と、該接合基板の表面にホトリソグラフィ用酸
化１１％を形成する工程と、該酸化膜をホトリソグラフ
ィにより所望の分離マスクパターンに従って選択的に除
去して窓を開く工程と、該窓を通して該接合基板の表面
をエツチングすることによって上記酸化膜に達する分離
溝を設け島領域を形成する工程と、該接合基板の表面を
分離絶縁膜で被覆する工程と、該分離絶縁膜の上に多結
晶シリコン層を所定の厚さに形成する工程と、該接合基
板の島領域の表面が露出するまで多結晶シリコン層を平
面的に研磨しかつ分離絶縁膜を除去する工程とからなる
誘電体分離基板の製造方法において、上記シリコン単結
晶接合基板として（１１０）シリコン単結晶基板を用い
、アルカリ性エツチング液によって異方性エツチングを
行い上記絶縁膜まで達する垂直な分離溝を設け方形島領
域を形成するようにしたものである。
れたシリコン単結晶接合基板とシリコン単結晶支持基板
とを互いに密着させて熱処理して接合する工程と、接合
された該接合基板の表面から所定の厚みを研磨して除去
する工程と、該接合基板の表面にホトリソグラフィ用酸
化１１％を形成する工程と、該酸化膜をホトリソグラフ
ィにより所望の分離マスクパターンに従って選択的に除
去して窓を開く工程と、該窓を通して該接合基板の表面
をエツチングすることによって上記酸化膜に達する分離
溝を設け島領域を形成する工程と、該接合基板の表面を
分離絶縁膜で被覆する工程と、該分離絶縁膜の上に多結
晶シリコン層を所定の厚さに形成する工程と、該接合基
板の島領域の表面が露出するまで多結晶シリコン層を平
面的に研磨しかつ分離絶縁膜を除去する工程とからなる
誘電体分離基板の製造方法において、上記シリコン単結
晶接合基板として（１１０）シリコン単結晶基板を用い
、アルカリ性エツチング液によって異方性エツチングを
行い上記絶縁膜まで達する垂直な分離溝を設け方形島領
域を形成するようにしたものである。
そのためには、前記接合基板の表面上にその相対向する
二辺の方向が＜１１１＞方向に垂直及び＜１１２＞方向
に垂直である略四角形状に分離マスクパターンを配置し
て異方性エツチングを行えばよい。
二辺の方向が＜１１１＞方向に垂直及び＜１１２＞方向
に垂直である略四角形状に分離マスクパターンを配置し
て異方性エツチングを行えばよい。
上記＜ＩＩＩ＞方向に垂直な二辺を幅広な長方形状のマ
スクパターンによって形成し、上記〈１１２＞方向に垂
直な二辺を幅狭な長方形状のマスクパターンによって形
成し、それぞれのマスクパターンを所定の間隔を介在さ
せて略四角形状に配置して異方性エツチングを行うよう
にすれば、さらに好ましい。
スクパターンによって形成し、上記〈１１２＞方向に垂
直な二辺を幅狭な長方形状のマスクパターンによって形
成し、それぞれのマスクパターンを所定の間隔を介在さ
せて略四角形状に配置して異方性エツチングを行うよう
にすれば、さらに好ましい。
上記＜１１１＞方向に垂直な幅広の長方形状マスクパタ
ーンと上記＜１１２＞方向に垂直な幅狭の長方形状マス
クパターンとの離間距離Ｘは下記式（１）の範囲に設定
することが必要であり、かつ離間距離Ｘは４１！ ｔａ
ｎ１９．５°の値にできるだけ近い値に設定するのが好
ましい。
ーンと上記＜１１２＞方向に垂直な幅狭の長方形状マス
クパターンとの離間距離Ｘは下記式（１）の範囲に設定
することが必要であり、かつ離間距離Ｘは４１！ ｔａ
ｎ１９．５°の値にできるだけ近い値に設定するのが好
ましい。
０ ＜ Ｘ ＜ ｌ ｔａｎ１９．５ ’−−−−−−
−・−−−−−＝−（１）（式（１）において、！は＜
１１１＞方向に垂直な幅広の長方形状マスクパターンの
幅である。）垂直な分離溝によって分離された島領域を
有する誘電体分離基板によれば、島領域の縮小化は回避
され、島領域を極大とすることができる。
−・−−−−−＝−（１）（式（１）において、！は＜
１１１＞方向に垂直な幅広の長方形状マスクパターンの
幅である。）垂直な分離溝によって分離された島領域を
有する誘電体分離基板によれば、島領域の縮小化は回避
され、島領域を極大とすることができる。
本発明の誘電体分離基板では面方位によりエンチングレ
ートが異なるという異方性エッチの特性を利用するもの
である。
ートが異なるという異方性エッチの特性を利用するもの
である。
本発明の接合基板上における垂直溝等の特定幾何学形状
は単結晶シリコン基板の主表面である（１１０）面上に
存在する＜１１１＞方向に垂直な２辺と＜１１２＞方向
に垂直な２辺により構成される分離マスクパターンを用
い、例えば、水酸化カリウム水’Ｒ液等のアルカリエツ
チング液でエツチングを行うことによって形成される。
は単結晶シリコン基板の主表面である（１１０）面上に
存在する＜１１１＞方向に垂直な２辺と＜１１２＞方向
に垂直な２辺により構成される分離マスクパターンを用
い、例えば、水酸化カリウム水’Ｒ液等のアルカリエツ
チング液でエツチングを行うことによって形成される。
この際長辺方向が＜１１１＞方向に垂直に配置された分
離マスクパターンの開口部においては、（１１１）面の
エッチレートが（ｌ Ｉ ０７面のエッチレートに比べ
て極端に小さいという特徴より、深さ方向（＜１１０＞
方向）にはエツチングが速く進むが、横方向（＜１１１
＞方向）には殆どエツチングは進まない。最終的には、
該開口窓幅をほぼ維持し基板表面に対し垂直な（１１１
）面の壁を持つ分離溝が形成される。
離マスクパターンの開口部においては、（１１１）面の
エッチレートが（ｌ Ｉ ０７面のエッチレートに比べ
て極端に小さいという特徴より、深さ方向（＜１１０＞
方向）にはエツチングが速く進むが、横方向（＜１１１
＞方向）には殆どエツチングは進まない。最終的には、
該開口窓幅をほぼ維持し基板表面に対し垂直な（１１１
）面の壁を持つ分離溝が形成される。
他方、長辺方向が＜１１２＞方向に垂直に配置された分
離マスクパターンの開口部においては、（１１２）面の
エッチレートが（１１０）面のエッチレートに対して０
．２〜０．３倍であることから、深さ方向（＜１１０＞
方向）のエッチレートの０．２〜０．３倍の速さで横方
向（＜１１２〉方向）にエツチングが進む。最終的には
基板表面に対し垂直な（１１２）面の壁を持ち該開口窓
幅に分離溝深さの０．４〜０．６倍を加えた幅の垂直溝
が形成される。
離マスクパターンの開口部においては、（１１２）面の
エッチレートが（１１０）面のエッチレートに対して０
．２〜０．３倍であることから、深さ方向（＜１１０＞
方向）のエッチレートの０．２〜０．３倍の速さで横方
向（＜１１２〉方向）にエツチングが進む。最終的には
基板表面に対し垂直な（１１２）面の壁を持ち該開口窓
幅に分離溝深さの０．４〜０．６倍を加えた幅の垂直溝
が形成される。
こうして形成される２組の垂直溝はその形成の最終段階
において初めてその端部が互いに接することが肝要であ
る。なぜならば、異方性エツチングの途中で垂直に位置
する隣あう分離溝が接してしまうと、その角部において
過度にエツチングが進行してしまい、単結晶島が方形と
ならなくなってしまうからである。しかし、本発明では
垂直に位置する隣あう分離マスクパターンの間隔を該マ
スクパターン幅に基づいて調整しであるので、角部にお
ける過度のエツチングは防止される。
において初めてその端部が互いに接することが肝要であ
る。なぜならば、異方性エツチングの途中で垂直に位置
する隣あう分離溝が接してしまうと、その角部において
過度にエツチングが進行してしまい、単結晶島が方形と
ならなくなってしまうからである。しかし、本発明では
垂直に位置する隣あう分離マスクパターンの間隔を該マ
スクパターン幅に基づいて調整しであるので、角部にお
ける過度のエツチングは防止される。
この結果、垂直な分離溝によって方形の島領域は互いに
分離され分＾ｌＩ講輻を極端に狭くすることが可能で、
更に方形島の角部の侵食を防止できるため、島面積が極
大となり、接合基板の素子有効面積は大きくなり集積度
を高めることができる。
分離され分＾ｌＩ講輻を極端に狭くすることが可能で、
更に方形島の角部の侵食を防止できるため、島面積が極
大となり、接合基板の素子有効面積は大きくなり集積度
を高めることができる。
以下に本発明の一実施例を添付図面に基づいて説明する
。
。
まず、本発明の接合型の誘電体分勇１１基板の製造方法
を第１図（ａ）〜（ｊ）に基づいて説明する。
を第１図（ａ）〜（ｊ）に基づいて説明する。
主表面が（１１０）面である単結晶シリコンの半導体基
板（接合基板）２２（第１図（ａ））の研磨表面にｓｂ
又はＡｓ等のＮ゛ ドーパントを埋込拡散させ、さらに
該接合基板２２の外面に、例えば熱酸化法により酸化膜
（ＳｉＯ□）の絶縁膜２４を被覆形成する。このように
、従来方法における主表面が（１００）面である単結晶
シリコンの半導体基板（接合基板）２の代わりに主表面
が（１１０）面である単結晶シリコンの半導体基板（接
合基板）２２を用いるのが、本発明の大きな特徴である
。上記接合基板２２と一方の単結晶シリコンの半導体基
板（支持基板）２６（第１図（ａ））との相対向する面
の鏡面研磨側同士を向けて密着させ、２００ ”Ｃ以上
の温度で熱処理して接合させる（第１図（ｂ））。この
基板接合体２８の接合基４Ｊｉ、 ２２部分を３０〜５
０μｍの厚さζこなるまで研削研磨しく第１図（Ｃ））
、次いで例えば熱酸化法により接合基板２２０表面に０
．６ｔｔｍ程度のホトリソグラフィ用酸化膜３０を形成
する（第１図（ｄ））。
板（接合基板）２２（第１図（ａ））の研磨表面にｓｂ
又はＡｓ等のＮ゛ ドーパントを埋込拡散させ、さらに
該接合基板２２の外面に、例えば熱酸化法により酸化膜
（ＳｉＯ□）の絶縁膜２４を被覆形成する。このように
、従来方法における主表面が（１００）面である単結晶
シリコンの半導体基板（接合基板）２の代わりに主表面
が（１１０）面である単結晶シリコンの半導体基板（接
合基板）２２を用いるのが、本発明の大きな特徴である
。上記接合基板２２と一方の単結晶シリコンの半導体基
板（支持基板）２６（第１図（ａ））との相対向する面
の鏡面研磨側同士を向けて密着させ、２００ ”Ｃ以上
の温度で熱処理して接合させる（第１図（ｂ））。この
基板接合体２８の接合基４Ｊｉ、 ２２部分を３０〜５
０μｍの厚さζこなるまで研削研磨しく第１図（Ｃ））
、次いで例えば熱酸化法により接合基板２２０表面に０
．６ｔｔｍ程度のホトリソグラフィ用酸化膜３０を形成
する（第１図（ｄ））。
該酸化膜３０をホトリソグラフィにより所望の分離マス
クパターンに従って選択的に除去して窓３２を開く（第
１図（ｅ））。該窓３２を通して該接合基板２２の表面
が異方性エンチングされ、垂直側壁を存する分離溝３４
が形成され、この分に１溝３４によって島領域３６が形
成される（第１図げ））。その後、全面に分離酸化膜３
８を２μｍ程度再び形成しく第１図（ｇ））、その上に
多結晶シリコン層４０を４０〜８０μｍ堆積させる（第
１図（ｈ〕）。多結晶シリコン層４０側から研削研磨を
行い酸化膜３８を研磨ストンプ層として利用する（第１
図（１））。最後に、酸化膜３８を除去して、本発明の
誘電体分離基板Ｄ２が完成する（第１図（ｊ）及び第２
図）。
クパターンに従って選択的に除去して窓３２を開く（第
１図（ｅ））。該窓３２を通して該接合基板２２の表面
が異方性エンチングされ、垂直側壁を存する分離溝３４
が形成され、この分に１溝３４によって島領域３６が形
成される（第１図げ））。その後、全面に分離酸化膜３
８を２μｍ程度再び形成しく第１図（ｇ））、その上に
多結晶シリコン層４０を４０〜８０μｍ堆積させる（第
１図（ｈ〕）。多結晶シリコン層４０側から研削研磨を
行い酸化膜３８を研磨ストンプ層として利用する（第１
図（１））。最後に、酸化膜３８を除去して、本発明の
誘電体分離基板Ｄ２が完成する（第１図（ｊ）及び第２
図）。
本発明の特徴は、上述したごとく、異方性エンチングに
よって垂直側壁を有する分離溝３４を設け、方形島領域
３６を極大として形成するものである。このように本発
明では垂直壁面を有する分離溝３４を形成するため、従
来法のＶ字状の分離溝１４を形成する場合に比べて窓開
けの幅を小さくすることができ、素子有効表面を大きく
することができるものである。
よって垂直側壁を有する分離溝３４を設け、方形島領域
３６を極大として形成するものである。このように本発
明では垂直壁面を有する分離溝３４を形成するため、従
来法のＶ字状の分離溝１４を形成する場合に比べて窓開
けの幅を小さくすることができ、素子有効表面を大きく
することができるものである。
この本発明の特徴点について以下に詳細に説明する。
（１１０）シリコン単結晶接合基Ｆｉ２２の主表面にお
いて、一対の幅狭な長方形マスクパターン４２ａ、４２
ａと一対の幅広な長方形マスクパターン４２ｂ、４２ｂ
を略四角形に配置して使用する。マスクパターン４２ａ
、４２ａは、〈１１１〉方向に所定の間隔をおいて平行
に配置される。
いて、一対の幅狭な長方形マスクパターン４２ａ、４２
ａと一対の幅広な長方形マスクパターン４２ｂ、４２ｂ
を略四角形に配置して使用する。マスクパターン４２ａ
、４２ａは、〈１１１〉方向に所定の間隔をおいて平行
に配置される。
マスクパターン４２ｂ、４２ｂは、＜１１１＞方向に所
定の間隔をおいて垂直に配置される。このように配置す
るごとによって、第３図に示すごとく、長方形のマスク
パターン４２ａ、４２ａは〈１１１〉方向に一致し、残
りの長方形のマスクパターン４２ｂ、４２ｂは＜１１２
＞方向に一致することとなる。
定の間隔をおいて垂直に配置される。このように配置す
るごとによって、第３図に示すごとく、長方形のマスク
パターン４２ａ、４２ａは〈１１１〉方向に一致し、残
りの長方形のマスクパターン４２ｂ、４２ｂは＜１１２
＞方向に一致することとなる。
＜ＩＩＩ＞方向に垂直な（Ｉ Ｉ Ｉ）面は（１１０）
シリコン単結晶接合基板２２の主表面に対して９０ａの
角度をなす位置に存在している。アルカリ性エツチング
液によって異方性エツチングを行なうと、（１１１）面
のエッチレートは（１１０）面のエッチレートに比較し
て極端に小さい。
シリコン単結晶接合基板２２の主表面に対して９０ａの
角度をなす位置に存在している。アルカリ性エツチング
液によって異方性エツチングを行なうと、（１１１）面
のエッチレートは（１１０）面のエッチレートに比較し
て極端に小さい。
よって、上記したごとく、この（１１１）面にはマスク
パターン４２ｂ、４２ｂによって形成された窓３２ｂに
沿ってほぼ垂直面を存する分離溝３４ｂ（第１１図及び
第１２図）が出現する。
パターン４２ｂ、４２ｂによって形成された窓３２ｂに
沿ってほぼ垂直面を存する分離溝３４ｂ（第１１図及び
第１２図）が出現する。
一方、＜１１２＞方向に垂直な（１１２）面Ｍは（１１
０）シリコン単結晶接合基板２２の主表面に対して同様
に１〕０°の角度をなず位置に存在している。（１１２
）面Ｍのエッチレートは（１１０）面のエッチレートに
比較して約０．２〜Ｏ、３倍である。この場合も分離溝
３４ａの壁面は垂直となるものであるが、マスクパター
ン４２ｂ、４２ｂによって形成された窓：（２ａの幅よ
りも分離溝３４ａの幅は広くなり（第４回）、窓３２ａ
の幅に分離溝深さの０． ４〜０． ６倍を加えた幅と
なる。
０）シリコン単結晶接合基板２２の主表面に対して同様
に１〕０°の角度をなず位置に存在している。（１１２
）面Ｍのエッチレートは（１１０）面のエッチレートに
比較して約０．２〜Ｏ、３倍である。この場合も分離溝
３４ａの壁面は垂直となるものであるが、マスクパター
ン４２ｂ、４２ｂによって形成された窓：（２ａの幅よ
りも分離溝３４ａの幅は広くなり（第４回）、窓３２ａ
の幅に分離溝深さの０． ４〜０． ６倍を加えた幅と
なる。
これに対して（１００）シリコン単結晶接合基板６を使
用する第１３図に示した従来法では分離溝深さに対して
分離溝幅は、ｆ１倍と大きい。本発明の誘電体分離基板
Ｄ２は従来法による誘電体分離基板Ｄ１に比較して有効
な単結晶島の面積が広くなっている。これは、本発明の
誘電体分離基板Ｄ２と従来法の誘電体分離基板Ｄ１とを
示す第２回と第１４図との比較からも明らかである。
用する第１３図に示した従来法では分離溝深さに対して
分離溝幅は、ｆ１倍と大きい。本発明の誘電体分離基板
Ｄ２は従来法による誘電体分離基板Ｄ１に比較して有効
な単結晶島の面積が広くなっている。これは、本発明の
誘電体分離基板Ｄ２と従来法の誘電体分離基板Ｄ１とを
示す第２回と第１４図との比較からも明らかである。
本発明においては、上述したごとく、一対の幅狭の長方
形状マスクパターン４２ａ、４２ａと一対の幅広の長方
形状マスクパターン４２ｂ、４２ｂとを互いに相対向せ
しめて略四角形のマスクパターンを用い、分離溝を設け
て方形島を形成するものである。このとき、＜１１２＞
方向に一致して配置される一対の長方形のマスクパター
ン４２ｂ、４２ｂにおいては、幅方向はエッチレートの
極端に小さい（ｌ Ｉ １）面であるから、エツチング
によってマスクパターン４２ｂ、４２ｂによって形成さ
れた窓３２ｂに沿って垂直面を有する分離溝３４ｂが形
成される。しかし、＜Ｉ Ｉ １＞方向に一致して配置
される一対の長方形のマスクパターン４２ａ、４２ａに
おいては、幅方向は（１１２）面であるからマスクパタ
ーン４２ａ、４２ａによって形成された窓３２ａの幅方
向の工・ノチングも行なわれ、その幅よりも分離溝３４
ａの幅は大きくなる（第４図）。従って、＜１１２＞面
における幅方向のエツチングの進行を考慮してマスクパ
ターン４２ａと４２ｂとの配置を設定することが必要で
ある。例えば、マスクパターン４２ａと４２ｂの端部が
離れすぎている場合には、端部同士が結合せず島碩域が
形成されず、その反対にマスクパターン４２ａと４２ｂ
の端部が最初からつながっていたり近ずぎたりしている
と単結晶島の四角形の凸の角部のエツチングが過度に進
み丸みを帯びるとともに単結晶島領域の有効面積が減少
してしまう。
形状マスクパターン４２ａ、４２ａと一対の幅広の長方
形状マスクパターン４２ｂ、４２ｂとを互いに相対向せ
しめて略四角形のマスクパターンを用い、分離溝を設け
て方形島を形成するものである。このとき、＜１１２＞
方向に一致して配置される一対の長方形のマスクパター
ン４２ｂ、４２ｂにおいては、幅方向はエッチレートの
極端に小さい（ｌ Ｉ １）面であるから、エツチング
によってマスクパターン４２ｂ、４２ｂによって形成さ
れた窓３２ｂに沿って垂直面を有する分離溝３４ｂが形
成される。しかし、＜Ｉ Ｉ １＞方向に一致して配置
される一対の長方形のマスクパターン４２ａ、４２ａに
おいては、幅方向は（１１２）面であるからマスクパタ
ーン４２ａ、４２ａによって形成された窓３２ａの幅方
向の工・ノチングも行なわれ、その幅よりも分離溝３４
ａの幅は大きくなる（第４図）。従って、＜１１２＞面
における幅方向のエツチングの進行を考慮してマスクパ
ターン４２ａと４２ｂとの配置を設定することが必要で
ある。例えば、マスクパターン４２ａと４２ｂの端部が
離れすぎている場合には、端部同士が結合せず島碩域が
形成されず、その反対にマスクパターン４２ａと４２ｂ
の端部が最初からつながっていたり近ずぎたりしている
と単結晶島の四角形の凸の角部のエツチングが過度に進
み丸みを帯びるとともに単結晶島領域の有効面積が減少
してしまう。
第８図に示すごとく、結晶学的に（１１０）面と垂直な
（１１１）面と約７０．５°の角度をなし、かつ主表面
（１１０’）面と垂直な（Ｉ’ｌｌ）面Ｎが存在する。
（１１１）面と約７０．５°の角度をなし、かつ主表面
（１１０’）面と垂直な（Ｉ’ｌｌ）面Ｎが存在する。
本発明におけるマスクパターン４２ａ、４２ｂによって
アルカリ性エノチンク液（例えは、ＫＯＨ５０ｗＬ％溶
液、８０°Ｃ）を用いてエツチングを行なうと、この（
Ｉｌｌ）面Ｎが出現する。（１１１）面Ｎは極端にエッ
チレートが小さいためにここでエンチストソブが起こる
。従って、マスクパターン４２ｂの幅ｌとマスクパター
ン４２ｂの端部とマスクパターン４２ａとの離間路ＭＸ
の関係によっては、マスクパターン４２ａと４２ｂとに
よって形成される分離溝３４ａと３４ｂとが互いにつな
がらないことがある（第１１図）。これは第５図のａの
位置で発生する。この場合、底辺ｌ及び高さをｈとする
直角三角形を想定すると、ｈ ＝ Ｅ ｔａｎ １９．
５°である。マスクパターン４２ｂの端部とマスクパタ
ーン４２ａとの離間距離ｘをｈよりも小さく、すなわち
Ｘ〈ｌ ｔａｎ １９．５″′とすれば、マスクパター
ン４２ａと４２ｂとによって形成される分離溝３４ａと
３４ｂとは互いにつながることとなる（第１２図）。
アルカリ性エノチンク液（例えは、ＫＯＨ５０ｗＬ％溶
液、８０°Ｃ）を用いてエツチングを行なうと、この（
Ｉｌｌ）面Ｎが出現する。（１１１）面Ｎは極端にエッ
チレートが小さいためにここでエンチストソブが起こる
。従って、マスクパターン４２ｂの幅ｌとマスクパター
ン４２ｂの端部とマスクパターン４２ａとの離間路ＭＸ
の関係によっては、マスクパターン４２ａと４２ｂとに
よって形成される分離溝３４ａと３４ｂとが互いにつな
がらないことがある（第１１図）。これは第５図のａの
位置で発生する。この場合、底辺ｌ及び高さをｈとする
直角三角形を想定すると、ｈ ＝ Ｅ ｔａｎ １９．
５°である。マスクパターン４２ｂの端部とマスクパタ
ーン４２ａとの離間距離ｘをｈよりも小さく、すなわち
Ｘ〈ｌ ｔａｎ １９．５″′とすれば、マスクパター
ン４２ａと４２ｂとによって形成される分離溝３４ａと
３４ｂとは互いにつながることとなる（第１２図）。
このとき、（１１１）面と（１１２）面のエッチレート
比はほぼ決まっているためＸと１！ｔａｎ １９．５０
の値はできるだけ近く設定するのがよい。なお、上述し
たごとく、ｘ＝０とするとエツチングが過度に進行して
しまうからＸ〉０であることは勿論である。
比はほぼ決まっているためＸと１！ｔａｎ １９．５０
の値はできるだけ近く設定するのがよい。なお、上述し
たごとく、ｘ＝０とするとエツチングが過度に進行して
しまうからＸ〉０であることは勿論である。
また、第５図のｂの位置では、（１００）面と垂直な（
ｉｌｌ）面と約１２５°の角度をなす位置から（１］
０）主表面に対して約３５°の傾きをもつ（１１１）の
斜面Ｐが出現する。このｂの位置においても、上述した
と全く同様に、マスクパターン４２ｂの幅ｌとマスクパ
ターン４２ｂの端部とマスクパターン４２ａとの離間路
ＭＸの関係によっては、マスクパターン４２ａと４２ｂ
とによって形成される分離溝３．４８と３７１ｂとが互
いにつながらないことがある（第１１図）。ごの場合、
底辺ｒ及び高さをｙとする直角三角形を愁定すると、ｙ
＝ ｎ Ｌａｎ３５°である。マスクパターン４２ｂ
の 端部とマスクパターン４２ａとの前問距ＫＷ Ｘを
ｙよりも小さく、ＩｔＩＩちＸ＜ｆ！ｔａｎ３５゜とす
れば、マスクパターン４２ａと４２ｂとによって形成さ
れる分Ｍ溝３４ａと３４ｂとは互いにつながることとな
る（第１２図）。しがし、ｂの位置だけを考えれは、Ｘ
＜ｊ２ｔａｎ３５°でも良いが、ａ及びｂの両方の位置
において分離溝をつながらせなければ島を形成すること
はてきない。したがって、１２ ｔａｎ １９．５°＜
Ｉｔ ｔａｎ ３５°であることを考慮して、小さい
方の値Ｘ ＜ １ ｔａｎ １９．５°に統一すること
が必要である。
ｉｌｌ）面と約１２５°の角度をなす位置から（１］
０）主表面に対して約３５°の傾きをもつ（１１１）の
斜面Ｐが出現する。このｂの位置においても、上述した
と全く同様に、マスクパターン４２ｂの幅ｌとマスクパ
ターン４２ｂの端部とマスクパターン４２ａとの離間路
ＭＸの関係によっては、マスクパターン４２ａと４２ｂ
とによって形成される分離溝３．４８と３７１ｂとが互
いにつながらないことがある（第１１図）。ごの場合、
底辺ｒ及び高さをｙとする直角三角形を愁定すると、ｙ
＝ ｎ Ｌａｎ３５°である。マスクパターン４２ｂ
の 端部とマスクパターン４２ａとの前問距ＫＷ Ｘを
ｙよりも小さく、ＩｔＩＩちＸ＜ｆ！ｔａｎ３５゜とす
れば、マスクパターン４２ａと４２ｂとによって形成さ
れる分Ｍ溝３４ａと３４ｂとは互いにつながることとな
る（第１２図）。しがし、ｂの位置だけを考えれは、Ｘ
＜ｊ２ｔａｎ３５°でも良いが、ａ及びｂの両方の位置
において分離溝をつながらせなければ島を形成すること
はてきない。したがって、１２ ｔａｎ １９．５°＜
Ｉｔ ｔａｎ ３５°であることを考慮して、小さい
方の値Ｘ ＜ １ ｔａｎ １９．５°に統一すること
が必要である。
〔発明の効果］
以上述べたごとく、本発明によれば、方形島面積の縮小
化が回避され極大とすることができるから、接合基板の
表面の素子有効面積を大きくすることができ、築積度を
高めることができるものである。
化が回避され極大とすることができるから、接合基板の
表面の素子有効面積を大きくすることができ、築積度を
高めることができるものである。
第１図（ａ）〜（ｊｌは本発明による誘電体分離基板の
製造方法を示す断面図的説明図、第２図は本発明の誘電
体付Ｍ基板の拡大した断面図的説明図、第３図はマスク
パターンと結晶方位との関係を示す図面、第４図は本発
明方法における接合基板の（１１２）面のエツチング状
態を示す＜ ｌ ４２＞方向に沿った断面図、第５図は
マスクパターンの配置状態を示す上面説明図、第６図は
第５図の円ａ部拡大図、第７図は第５図の円す部拡大図
、第８図は（１１０）面と（１１１）面との関係を示す
結晶学的説明図、第９図はａ部においてエツチング中に
出現する（１１１）面を示す説明図、第１Ｏ図はｂ部に
おいてエツチング中に出現する（１１１）面を示す説明
図、第１１図はマスクパターンの端部の離間距離が広ず
ぎるためエツチングによって分離溝を設けても島を形成
できない場合を示す説明図で、（ａ）はエツチング前、
（ｂ）はエンチング後を示す図面、第１２図はマスクパ
ターンの端部の離間距離を好適に設定してエツチングに
よって分離溝を設け島を形成した場合を示す説明図で、
（ａ）はエツチング前、（ｂ）はエンチング後を示す図
面、第１３図（ａ）〜（ｊ）は従来法による誘電体分離
基板の製造方法を示す断面図的説明図、第１４図は従来
法による誘電体分離基板の拡大した断面図的説明図であ
る。 ２．２２ シリコン半導体基板（接合基板）、４．２１
−絶縁膜、６．２６−ノリコン半導体基板（支持基板）
、８．２８一基板接合体、１０゜３０−ホトリソグラフ
ィ用酸化膜、１２．３２３２ ａ、 ３２ ｂ−一窓、
１４，３４．３４ａ、３４ｂ・・・分離溝、１６．３６
−島領域、１８．３８・−分離酸化膜、２０．４０・−
多結晶ンリコン層、４２ａ 、 ４２ ｂ−マスクパ
ターン、Ｄ Ｉ 、 Ｄ ２−誘電体付Ｍ基板。 特許出願人 信越半導体株代会社 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第８図 ＜１１１＞方向 ↑ 〈１１１〉方向 第９図 第１ （ａ） 第 （ａ） １図 （ｂ） １２図 （ｂ） 第１３図 第１４図 手続補正書 平成 ３年 １月２９日 ２、発明の名称 誘電体分離基板及びその製造方法３
、補正をする者 事件との関係 特許出願人 氏 名 信越半導体株式会社 ４、代理人 住所 〒１０８東京都港区高輪１丁目４番２６号５、補
正命令の日付 自発 ６、補正により増加する請求項の数、 増加せず７、
補正の対象 明細書（発明の詳細な説明の欄及び図面の
簡単な説明のｌｌ１ｌＩ） 図面（第１２図） ８、補正の内容 （１）明細書中、第１５頁第８行の「板６」とあるをＥ
板２」と補正する。 （２）同、第２１頁第９行〜第１０行の「３２３２ａ」
とあるを’３２． ３２ ａ Ｊと補正する。 （３）添付図面中、第１２図を別紙のとおり補正する。 ３２ａ ３２ｂ ２ｂ １２図 （ｂ）
製造方法を示す断面図的説明図、第２図は本発明の誘電
体付Ｍ基板の拡大した断面図的説明図、第３図はマスク
パターンと結晶方位との関係を示す図面、第４図は本発
明方法における接合基板の（１１２）面のエツチング状
態を示す＜ ｌ ４２＞方向に沿った断面図、第５図は
マスクパターンの配置状態を示す上面説明図、第６図は
第５図の円ａ部拡大図、第７図は第５図の円す部拡大図
、第８図は（１１０）面と（１１１）面との関係を示す
結晶学的説明図、第９図はａ部においてエツチング中に
出現する（１１１）面を示す説明図、第１Ｏ図はｂ部に
おいてエツチング中に出現する（１１１）面を示す説明
図、第１１図はマスクパターンの端部の離間距離が広ず
ぎるためエツチングによって分離溝を設けても島を形成
できない場合を示す説明図で、（ａ）はエツチング前、
（ｂ）はエンチング後を示す図面、第１２図はマスクパ
ターンの端部の離間距離を好適に設定してエツチングに
よって分離溝を設け島を形成した場合を示す説明図で、
（ａ）はエツチング前、（ｂ）はエンチング後を示す図
面、第１３図（ａ）〜（ｊ）は従来法による誘電体分離
基板の製造方法を示す断面図的説明図、第１４図は従来
法による誘電体分離基板の拡大した断面図的説明図であ
る。 ２．２２ シリコン半導体基板（接合基板）、４．２１
−絶縁膜、６．２６−ノリコン半導体基板（支持基板）
、８．２８一基板接合体、１０゜３０−ホトリソグラフ
ィ用酸化膜、１２．３２３２ ａ、 ３２ ｂ−一窓、
１４，３４．３４ａ、３４ｂ・・・分離溝、１６．３６
−島領域、１８．３８・−分離酸化膜、２０．４０・−
多結晶ンリコン層、４２ａ 、 ４２ ｂ−マスクパ
ターン、Ｄ Ｉ 、 Ｄ ２−誘電体付Ｍ基板。 特許出願人 信越半導体株代会社 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第８図 ＜１１１＞方向 ↑ 〈１１１〉方向 第９図 第１ （ａ） 第 （ａ） １図 （ｂ） １２図 （ｂ） 第１３図 第１４図 手続補正書 平成 ３年 １月２９日 ２、発明の名称 誘電体分離基板及びその製造方法３
、補正をする者 事件との関係 特許出願人 氏 名 信越半導体株式会社 ４、代理人 住所 〒１０８東京都港区高輪１丁目４番２６号５、補
正命令の日付 自発 ６、補正により増加する請求項の数、 増加せず７、
補正の対象 明細書（発明の詳細な説明の欄及び図面の
簡単な説明のｌｌ１ｌＩ） 図面（第１２図） ８、補正の内容 （１）明細書中、第１５頁第８行の「板６」とあるをＥ
板２」と補正する。 （２）同、第２１頁第９行〜第１０行の「３２３２ａ」
とあるを’３２． ３２ ａ Ｊと補正する。 （３）添付図面中、第１２図を別紙のとおり補正する。 ３２ａ ３２ｂ ２ｂ １２図 （ｂ）
Claims (4)
- （１）絶縁膜で被覆されたシリコン単結晶接合基板とシ
リコン単結晶支持基板とを互いに密着させて熱処理して
接合する工程と、接合された該接合基板の表面から所定
の厚みを研磨して除去する工程と、該接合基板の表面に
ホトリソグラフィ用酸化膜を形成する工程と、該酸化膜
をホトリソグラフィにより所望の分離マスクパターンに
従って選択的に除去して窓を開く工程と、該窓を通して
該接合基板の表面をエッチングすることによって上記酸
化膜に達する分離溝を設け島領域を形成する工程と、該
接合基板の表面を分離絶縁膜で被覆する工程と、該分離
絶縁膜の上に多結晶シリコン層を所定の厚さに形成する
工程と、該接合基板の島領域の表面が露出するまで多結
晶シリコン層を平面的に研磨しかつ分離絶縁膜を除去す
る工程とからなる誘電体分離基板の製造方法において、
上記シリコン単結晶接合基板として（１１０）シリコン
単結晶基板を用い、アルカリ性エッチング液によって異
方性エッチングを行い上記絶縁膜まで達する垂直な分離
溝を設け島領域を形成することを特徴とする誘電体分離
基板の製造方法。 - （２）前記接合基板の表面上にその相対向する二辺の方
向が＜１１１＞方向に垂直及び＜１１２＞方向に垂直で
ある略四角形状に分離マスクパターンを配置して異方性
エッチングを行い上記絶縁膜まで達する垂直な分離溝を
設け方形島領域を形成することを特徴とする請求項（１
）記載の誘電体分離基板の製造方法。 - （３）上記＜１１１＞方向に垂直な二辺を幅広な長方形
状マスクパターンによって形成し、上記＜１１２＞方向
に垂直な二辺を幅狭な長方形状マスクパターンによって
形成し、それぞれのマスクパターンを所定の間隔を介在
させて略四角形状に配置して異方性エッチングを行い上
記絶縁膜まで達する垂直な分離溝を設け方形島領域を形
成することを特徴とする請求項（２）記載の誘電体分離
基板の製造方法。 - （４）上記＜１１１＞方向に垂直な幅広の長方形状マス
クパターンと上記＜１１２＞方向に垂直な幅狭の長方形
状マスクパターンとの離間距離Ｘを下記式（１）の範囲
に設定することを特徴とする請求項（３）記載の誘電体
分離基板の製造方法。 ０＜Ｘ＜ｌｔａｎ１９．５゜・・・（１） （式（１）において、ｌは＜１１１＞方向に垂直な幅広
の長方形状マスクパターンの幅である。）（５）垂直な
分離溝によって分離された島領域を有することを特徴と
する誘電体分離基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310723A JPH0775245B2 (ja) | 1990-11-16 | 1990-11-16 | 誘電体分離基板及びその製造方法 |
| EP91116144A EP0485719A3 (en) | 1990-11-16 | 1991-09-23 | Dielectrically isolated substrate and a process for producing the same |
| US08/025,256 US5336634A (en) | 1990-11-16 | 1993-03-02 | Dielectrically isolated substrate and a process for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310723A JPH0775245B2 (ja) | 1990-11-16 | 1990-11-16 | 誘電体分離基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04181756A true JPH04181756A (ja) | 1992-06-29 |
| JPH0775245B2 JPH0775245B2 (ja) | 1995-08-09 |
Family
ID=18008705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2310723A Expired - Lifetime JPH0775245B2 (ja) | 1990-11-16 | 1990-11-16 | 誘電体分離基板及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5336634A (ja) |
| EP (1) | EP0485719A3 (ja) |
| JP (1) | JPH0775245B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0612438A1 (en) * | 1991-11-15 | 1994-08-31 | Analog Devices, Inc. | Process for fabricating insulation-filled deep trenches in semiconductor substrates |
| US5525536A (en) * | 1991-12-26 | 1996-06-11 | Rohm Co., Ltd. | Method for producing SOI substrate and semiconductor device using the same |
| US5382541A (en) * | 1992-08-26 | 1995-01-17 | Harris Corporation | Method for forming recessed oxide isolation containing deep and shallow trenches |
| US5264395A (en) * | 1992-12-16 | 1993-11-23 | International Business Machines Corporation | Thin SOI layer for fully depleted field effect transistors |
| KR0162510B1 (ko) * | 1993-07-12 | 1999-02-01 | 가네꼬 히사시 | 반도체 장치 및 그 제조방법 |
| US5472902A (en) * | 1994-03-21 | 1995-12-05 | United Microelectronics Corp. | Silicon-on-insulator isolation technology using liquid phase deposition |
| JPH07326664A (ja) * | 1994-05-31 | 1995-12-12 | Fuji Electric Co Ltd | ウエハの誘電体分離溝の充填方法 |
| JPH07326663A (ja) * | 1994-05-31 | 1995-12-12 | Fuji Electric Co Ltd | ウエハの誘電体分離方法 |
| US5637513A (en) * | 1994-07-08 | 1997-06-10 | Nec Corporation | Fabrication method of semiconductor device with SOI structure |
| US5883012A (en) * | 1995-12-21 | 1999-03-16 | Motorola, Inc. | Method of etching a trench into a semiconductor substrate |
| KR100468712B1 (ko) * | 1998-06-19 | 2005-04-06 | 삼성전자주식회사 | 열산화 공정을 포함하지 않는 반도체장치의 트렌치 소자분리방법 |
| KR100318467B1 (ko) * | 1998-06-30 | 2002-02-19 | 박종섭 | 본딩형실리콘이중막웨이퍼제조방법 |
| US6696707B2 (en) | 1999-04-23 | 2004-02-24 | Ccp. Clare Corporation | High voltage integrated switching devices on a bonded and trenched silicon substrate |
| US6566223B1 (en) | 2000-08-15 | 2003-05-20 | C. P. Clare Corporation | High voltage integrated switching devices on a bonded and trenched silicon substrate |
| DE10246949B4 (de) * | 2002-10-08 | 2012-06-28 | X-Fab Semiconductor Foundries Ag | Verbesserte Trench-Isolation und Herstellungsverfahren |
| US8088293B2 (en) * | 2004-07-29 | 2012-01-03 | Micron Technology, Inc. | Methods of forming reticles configured for imprint lithography |
| US7323387B2 (en) * | 2004-11-12 | 2008-01-29 | Seagate Technology Llc | Method to make nano structure below 25 nanometer with high uniformity on large scale |
| JP5107539B2 (ja) * | 2006-08-03 | 2012-12-26 | 新光電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260442A (ja) * | 1989-03-30 | 1990-10-23 | Toshiba Corp | 誘電体分離型半導体基板 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1288278A (ja) * | 1968-12-31 | 1972-09-06 | ||
| US3780426A (en) * | 1969-10-15 | 1973-12-25 | Y Ono | Method of forming a semiconductor circuit element in an isolated epitaxial layer |
| US4238762A (en) * | 1974-04-22 | 1980-12-09 | Rockwell International Corporation | Electrically isolated semiconductor devices on common crystalline substrate |
| US4131910A (en) * | 1977-11-09 | 1978-12-26 | Bell Telephone Laboratories, Incorporated | High voltage semiconductor devices |
| US4140558A (en) * | 1978-03-02 | 1979-02-20 | Bell Telephone Laboratories, Incorporated | Isolation of integrated circuits utilizing selective etching and diffusion |
| JPS62203364A (ja) * | 1986-03-03 | 1987-09-08 | Nec Corp | 半導体装置の製造方法 |
| JPS63314844A (ja) * | 1987-06-18 | 1988-12-22 | Toshiba Corp | 半導体装置の製造方法 |
| US5024953A (en) * | 1988-03-22 | 1991-06-18 | Hitachi, Ltd. | Method for producing opto-electric transducing element |
| JP2685819B2 (ja) * | 1988-03-31 | 1997-12-03 | 株式会社東芝 | 誘電体分離半導体基板とその製造方法 |
| JPH01253265A (ja) * | 1988-03-31 | 1989-10-09 | Sharp Corp | 半導体装置 |
| JPH0656865B2 (ja) * | 1988-10-13 | 1994-07-27 | 株式会社東芝 | 高耐圧素子用接着基板 |
| JPH03192751A (ja) * | 1989-12-21 | 1991-08-22 | Fuji Electric Co Ltd | 張り合わせ基板を用いた半導体装置の製造方法 |
-
1990
- 1990-11-16 JP JP2310723A patent/JPH0775245B2/ja not_active Expired - Lifetime
-
1991
- 1991-09-23 EP EP91116144A patent/EP0485719A3/en not_active Ceased
-
1993
- 1993-03-02 US US08/025,256 patent/US5336634A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260442A (ja) * | 1989-03-30 | 1990-10-23 | Toshiba Corp | 誘電体分離型半導体基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0485719A3 (en) | 1995-12-27 |
| US5336634A (en) | 1994-08-09 |
| JPH0775245B2 (ja) | 1995-08-09 |
| EP0485719A2 (en) | 1992-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04181756A (ja) | 誘電体分離基板及びその製造方法 | |
| JP3037934B2 (ja) | 半導体材料薄膜の製造のための改良型スマート・カット・プロセス | |
| JPS62101034A (ja) | 半導体基板表面の突起を除去する方法 | |
| JPH11274290A (ja) | 半導体素子の製造方法 | |
| JP2976929B2 (ja) | 半導体装置の製造方法 | |
| JPS6310899B2 (ja) | ||
| US6239469B1 (en) | Method for fabrication of silicon on insulator substrates | |
| JPS5958838A (ja) | 半導体装置 | |
| JPS6038832A (ja) | 半導体装置とその製造方法 | |
| JPH04181755A (ja) | 誘電体分離基板及びその製造方法 | |
| JP3160966B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3061021B2 (ja) | 部分ｓｏｉ基板およびその製造方法 | |
| JPS6276646A (ja) | 半導体装置の製造方法 | |
| JP2770808B2 (ja) | 半導体基板及びその製造方法 | |
| JPH02260442A (ja) | 誘電体分離型半導体基板 | |
| JP2600299B2 (ja) | 半導体装置の製造方法 | |
| JP2866263B2 (ja) | 半導体基板の製造方法 | |
| JPS61158158A (ja) | 半導体装置の製造方法 | |
| JPH08186167A (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JPH05251412A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS63107040A (ja) | 半導体装置の製造方法 | |
| JPS60254745A (ja) | 相補型誘電体分離基板の製造方法 | |
| JPS6288334A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPH05166772A (ja) | 誘電体分離ウェハの製造方法 | |
| JPS63253639A (ja) | 半導体装置の製造方法 |