JPH04184552A - バス異常監視装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バス異常監視装置に関し、より詳しくはアド
レスバス上を伝送されるアドレス信号の変化による潜在
的なバスの異常発生を監視する技術に関するものである
。

〔従来の技術］ 従来、アドレスバス上を伝送されるアドレス信号の変化
によるバスの異常発生を監視するために、データバス上
を順次に伝送される各データ信号に対応するアドレス信
号の変化を、アドレス確定信号の前縁および後縁、デー
タ確定信号の前縁および後縁またはリード・ライト信号
の前縁および後縁を契機として比較することによって検
知を行なっている。

〔発明が解決しようとする問題点〕

しかしながら、前述のように信号の前縁および後縁にお
ける比較のみによってアドレス信号の変化の検知を行な
っているために、信号の前縁および後縁との間において
アドレス信号が変化し、またもとの状態に戻るような場
合は検知することができないという問題点がある。

また、リード・ライト信号によってアドレス信号の変化
を検知する場合は、このリード・ライト信号により読出
されまたは書込まれるデータ自体が既に信頼性がなくな
ってしまっているという問題点がある。

本発明は、このような問題点を解消することを目的とし
て、信顛性がないデータが読出されまたは書込まれるよ
うなことがなくアドレス信号の変化を確実に検知でき、
潜在的なバスの異常発生を正確に監視できるバス異常監
視装置を提供しようとするものである。

〔課題を解決するための手段〕

本発明によるバス異常監視装置は、前述された目的を達
成するために、第１図の原理構成のブロック図に示され
ているように、 （ａ）　　データバス上を順次に伝送される各データ信
号に対応してアドレスバス上を伝送されるアドレス信号
の、アドレス確定中、データ確定中またはデータ転送中
における変化を検知するアドレス変化検知手段ｌおよび
、 （ハ）このアドレス変化検知手段１によりアドレス確定
中、データ確定中またはデータ転送中においてアドレス
信号の変化が検知される場合には、前記アドレスバスお
よびデータバスを含むバス上の信号の伝送の停止制御を
行なうバス制御手段２ を具える構成を特徴とするものである。

さらに、 （ｃ）　　所定繰返し周波数の繰返し信号を発生する繰
返し信号発生手段３ を具えて、前記アドレス変化検知手段１によるアドレス
確定中、データ確定中またはデータ転送中におけるアド
レス信号の変化の検知を、この繰返し信号発生手段３に
より発生される所定繰返し周波数の繰返し信号にもとづ
いて行なうことが望ましい。

〔作用〕

データバス上を順次に伝送される各データ信号に対応し
てアドレスバス上を伝送されるアドレス信号が、アドレ
ス確定中、データ確定中またはデータ転送中において変
化するような場合には、この変化をアドレス変化検知手
段１が検知する。この検知にもとづき、バス制御手段２
は、アドレスバスおよびデータバスを含むバス上のアド
レス信号およびデータ信号等の信号の伝送の停止制御を
行なう。

Ｃ実施例〕 次に、本発明によるハス異常監視装置の具体的実施例に
つき、図面を参照しつつ順次に説明する。

第１実施例： 第２図において、算術論理演算器、レジスタプログラム
カウンター、命令デコーダ、制御回路等を含むマイクロ
プロセッサ２１と、複数個のメモリの入出力制御を行な
うメモリＩ１０装置２２との間には、各々信号の送受制
御を行なって本発明におけるバス制御手段２に対応する
トライステートバッファ２３を介し、チップセレクトバ
ス２４、アドレスバス２５、ライト・リードバス２６お
よびデータバス２７が設けられている。このチップセレ
クトバス２４上においては複数個のメモリのうちの１個
を選択指定するチップセレクト信号が送受されるととも
に、アドレスバス２５上においてはチップセレクト信号
により選択指定されるメモリにおけるアドレス位置を指
示する並列ｎビット構成のアドレス信号が送受される。

また、ライト・リードハス２６上においてはチップセレ
クト信号により選択指定されるメモリ番こおけるアドレ
ス信号により指示されるアドレス位置にデータを書込み
またはそのアドレス位置からデータを読出しを行なうラ
イト・リード信号が送受されるとともに、データバス２
７上においてはメモリに書込みまたはメモリから読出さ
れるデータのデータ信号が送受される。

ところで、アドレス・データ確定ハス２８を通じて一方
の入力端子にマイクロプロセッサ２１からアドレス・デ
ータ確定信号が入力され、また他方の入力端子にはアド
レスバス２５からアドレス信号が入力されるＡＮＤ回路
２９、各々Ｒ−３形フリップフロップ回路から構成され
る第１および第２ＯＦＦ回路３０，３１　、インバータ
回路３２およびＯＲ回路３３によって、本発明における
アドレス変化検知手段１に対応する異常検知回路３４が
構成されている。次に、この異常検知回路３４の動作に
ついて、第３図（Ａ）乃至（ｃ）を参照しつつ説明する
。なお、第３図（Ａ）はアドレス・データ確定中にアド
レス信号が変化しない正常時の場合を示し、第３図（Ｂ
）　、　（ｃ）はアドレス・データ確定中にアドレス信
号が変化した異常時の場合を示している。

正常時の場合には第３図（Ａ）に示されているように、
アドレス・データ確定信号が“１′状態のアドレス・デ
ータ確定中のときにはアドレス信号が変化しないために
アドレス・データ確定信号がＡＮＤ回路２９の出力とな
り、各第１および第２ＯＦＦ回路３０．３１のＱ端子お
よびＲ端子には同一の信号が入力されるようになり各Ｑ
出力には変化がない。したがって、ＯＲ回路３３の出力
も変化せず、各トライステートバッファ２３には制御入
力が与えられないために、各信号は各トライステートバ
ッファ２３を通して送受される。

異常時の場合には、第３図（Ｂ）　、　（ｃ）に示され
ているように、アドレス・データ確定信号が“１゛°状
態のアドレス・データ確定中のときにはアドレス信号が
“１”状態から“Ｏ゛′′状態または“Ｏ”状態から“
１°゛状態に変化するためにＡＮＤ回路２９の出力が゛
′１″′状態から“０゛状態に、または“０゛状態から
“１　”状態となる。したがって、前者の場合は第２Ｏ
ＦＦ回路３１がセントされてそのＱ出力が“１゛°状態
となり、また後者の場合は第１のＦＦ回Ｂ３０がセット
されてそのＱ出力が“１゛状態となってＯＲ回路３３を
介して各トライステートバッファ２３に制御入力が与え
られ、各信号の送受は停止されて送受の停止制御が行な
われる。なお、第３図（Ｂ）　、　（ｃ）における矢印
は変化の順序を示しているものである。

第２実施例： 次に、第２実施例を説明するが第１実施例と同一番号は
同一内容を表すとよもに、重複する説明は省略する。

第４図において、アドレス信号の時間中と比較して狭い
時間巾を有する高い一定の繰返し周波数で繰返す繰返し
信号を発生する発振回路４１、Ｄ形のフリップフロップ
回路から構成されてＤ端子にアドレスバス２５からアド
レス信号が入力される第１ＯＦＦ回路４２、一方の入力
端子にアドレスバス２５からアドレス信号が入力される
ＥＸ−ＯＲ回路４３、およびＲ−３形のフリップフロッ
プ回路から構成されてＲ端子にアドレス・データ確定バ
ス２８から反転されたアドレス・データ確定信号が入力
される第２ＯＦＦ回路４４によって本発明におけるアド
レス変化検知手段１に対応する異常検知回路４５が構成
されている。

次に、この異常検知回路４５の動作について第５図（Ａ
）乃至（ｃ）を参照しつつ説明する。なお、第５図（Ａ
）はアドレス・データ確定中にアドレス信号が変化しな
い正常時の場合を示し、第５図（Ｂ）　、　（ｃ）はア
ドレス・データ確定中にアドレス信号が変化した異常時
の場合を示している。

正常時の場合には第５図（Ａ）に示されているように第
２のＦＦ回路４４のＲ端子にアドレス・データ信号の反
転した“′０“状態の信号が与えられてセット入力が可
能なアドレス・データ確定信号が″１°゛状態のときに
は、アドレス信号が“ｌ”状態であってその“′１”状
態が発振回路４１から発生される繰返し信号によって検
知され、第１のＦＦ回路４２のＱ出力が“１°゛状態と
なっているために、Ｅｘ−ＯＲ回路４３の出力は“０”
状態になり第２のＦＦ回路４４のＱ出力には変化がない
、したがって、各トライステートバッファ２３には制御
入力が与えられない。

異常時の場合には、アドレス・データ確定信号が“ｌ”
状態のアドレス・データ確定中のときに第５図（Ｂ）に
示されているようにアドレス信号が“１”状態から°“
０”状態になるときには、アドレス信号が゛′１″状態
であって既に第１のＦＦ回路４２のＱ出力が“１”状態
であるためにＥｘ−ＯＲ回路４３の出力が“１”状態に
なり、また第５図（ｃ）に示されているように“′０”
状態から“１°゛状態になるときは、第１のＦＦ回路４
２のＱ出力が“０パ状態であるためにＥｘ−ＯＲ回路４
３の出力が゛１°゛状態になる。

したがって、Ｅｘ−ＯＲ回路４３の出力がアドレス・デ
ータ確定信号の“１パ状態の第２ＯＦＦ回路４４のセッ
ト入力が可能なときに“１゛°状態となって第２ＯＦＦ
回路４４はセットされそのＱ出力は“′ｌ゛状態となり
、各トライステートバッファ２３に制御入力が与えられ
る。なお、他は、第１実施例と同様である。

第３実施例： 第６図において、マスター装置の一例であって演算部お
よび制御部等を有する中央処理処置側と、スレーブ装置
の一例であって通信処理機能を含む通信機能および伝達
機能等を有する通信制御装置側との間には、各々信号の
送受を行なうアドレスバス６１、データバス６２、転送
要求バス６３、転送要求応答バス６４および転送アドレ
スエラーバス６５が設けられている。なお、アドレスバ
ス６１およびデータバス６２には中央処理装置側および
通信制御装置側にアドレス信号およびデータ信号の送受
制御を行なう本発明におけるバス制御手段２に対応する
ゲート回路６６．６７が設けられている。また、転送ア
ドレスエラーバス６５は、中央処理装置側および通信制
御装置側に設けられている異常検知回路６８．６９間に
配設されている。これら異常検知回路６８．６９は、第
１および第２の実施例におけると同様の異常検知回路で
あって本発明におけるアドレス変化検知手段１に対応し
ている。

ところで、アドレスバス６１上によってメモリにおける
アドレス位置を指定するアドレス信号が送受されるとと
もに、データバス６２上においてはメモリに書込みまた
はメモリから読出されるデータのデータ信号が送受され
る。また、転送要求バス６３上では中央処理装置側から
通信制御装置側へのデータ転送の要求を示す転送要求信
号が送受されるとともに、転送要求応答バス６４上にお
いては中央処理装置側からのデータ転送要求の転送要求
信号に対応して通信制御装置側からのデータ転送の許諾
を示す転送要求応答信号が送受される。これら転送要求
信号および転送要求応答信号の送受にもとづいてｌワー
ド分のデータ転送がされるが、このデータ転送の間にア
ドレス信号が変化する場合には、転送アドレスエラーバ
ス６５上において異常検知回路６８゜６９の検知にもと
づき転送アドレスエラー信号が送受される。

次に、第７図（Ａ）　、　（Ｂ）を参照しつつ動作につ
いて説明する。なお、第７図（Ａ）はデータ転送中にア
ドレス信号が変化しない正常時の場合を示し、第７図（
Ｂ）はデータ転送中にアドレス信号が変化した異常時の
場合を示している。

正常時の場合には、第７図（Ａ）に示されているように
転送アドレスエラー信号が“０”状態で変化がなくてゲ
ート回路６６．６７が閉じられることなく中央処理装置
側または通信制御装置側から１ワ一ド分のアドレス信号
およびデータ信号が送受される。

異常時の場合には第７図（Ｂ）に示されているようにア
ドレス信号の変化が異常検知回路６６．６７に検知され
て転送アドレスエラー信号がパ０°゛状態から゛１゛状
態になって両ゲート回路６６．６７が閉じられ、■ツー
１分のアドレス信号およびデータ信号が送受されずに、
アドレス信号およびデータ信号の送受の停止制御が行な
われる。なお、第７図（８）における矢印は変化の順序
を示している。

第４実施例： 次に、第４実施例を説明するが中央処理装置側と通信制
御装置側との間にデータ確定信号を送受するデータ確定
バス９０が設けられてる以外は第３実施例と同様であっ
て、第８図における同一番号は同一内容を表すとともに
、重複する説明は省略する。

本実施例においては第９図（Ａ）　、　（Ｂ）に示され
ているように、データ確定信号が°°１″状態のデータ
転送中のときにアドレス信号の変化が検知される以外は
第３実施例と同様である。

第１および第２実施例においてはアドレス・データ確定
信号をアドレス信号の変化の検知に用いたが、アドレス
確定信号またはデータ確定信号のみを用いても良いこと
は言うまでもない。

同様に、第３および第４実施例においてはデータ確定信
号をアドレス信号の変化の検知に用いたがアドレス確定
信号またはアドレス・データ確定信号を用いても良いこ
とは言うまでもない。

〔発明の効果〕

以上に説明したように、本発明によれば、アドレス信号
の変化をアドレス確定中、データ確定中またはデータ転
送中に検知するために、信転性がないデータが読出され
または書込まれることがない。しかも、アドレス確定中
、データ確定中またはデータ転送中に亘ってアドレス信
号の変化が検知されるために、アドレス信号の変化が確
実に検知され、潜在的なバスの異常発生が正確に監視で
きる。

【図面の簡単な説明】

第１図は特許請求の範囲に記載した本発明の構成に対応
する原理構成のブロック図であるとともに、第２図乃至
第９図は本発明によるバス異常監視装置の具体的実施例
を説明するための図面であって、第２図および第３図（
八）乃至（ｃ）は第１実施例のブロック図およびタイム
チャート図、第４図および第５図（Ａ）乃至（ｃ）は第
２実施例のブロック図およびタイムチャート図、第６図
および第７図（Ａ）　、　（Ｂ）は第３実施例のブロッ
ク図およびタイムチャート図、第８図および第９図（Ａ
）　、　（Ｂ）は第４実施例のブロック図およびタイム
チャート図である。 図中、１・−・−−−−−・−アドレス変化検知手段２
−−−−−−−・・−ハス制御手段 ３・−・・・・−−ｍ−−・繰返し信号発生手段２１−
・−・−マイクプロセッサ ２２−−−−−・・−メモリＩ１０装置２３−・−・−
−−−−−）ライステートバッファ２４−−−−−−−
−・・−チップセレクトバス２５．６１・−アドレスバ
ス ２６−−−−−・−−−−・−ライト・リードバス２７
．６２−−・−データハス ２８−・−一一一−−・−アドレス・データ確定バス２
９−−−−−−−−−−　Ａ　Ｎ　Ｄ回路３０．３Ｌ４
２，４４−−−−−−−−　Ｆ　Ｆ回路３２−−−一〜
−・−一−−−インバータ回路３３−−−−−−−−−
−　ＯＲ回路 ３４．４５，６８．６９−−−−−−−一異常検知回路
４１−−−−−−−−−一発振回路 ４３−−−−−−−−−−　Ｅ　ｘ　−ＯＲ回路６３−
−−−・−・−・−・転送要求バス６４−・−・−−−
−一−−−転送要求応答ハス６５−・−−−−一一一−
−−転送アドレスエラーバス６６．６フ一−−−ゲート
回路 ９０−−−一−・−−−−一・データ確定バス屑９１旗
んのブロック図 第１図 名３欠施什）コのブ０９フ凹 第６図

Claims (1)

1. 【特許請求の範囲】 １（ａ）データバス上を順次に伝送される各データ信号
   に対応してアドレスバス上を伝送されるアドレス信号の
   、アドレス確定中、データ確定中またはデータ転送中に
   おける変化を検知するアドレス変化検知手段（１）およ
   び （ｂ）このアドレス変化検知手段（１）によりアドレス
   確定中、データ確定中またはデータ転送中においてアド
   レス信号の変化が検知される場合には、前記アドレスバ
   スおよびデータバスを含むバス上の信号の伝送の停止制
   御を行なうバス制御手段（２） を具えること特徴とするバス異常監視装置。 ２　さらに、 （ｃ）所定繰返し周波数の繰返し信号を発生する繰返し
   信号発生手段（３） を具えるとともに、前記アドレス変化検知手段（１）に
   よるアドレス確定中、データ確定中またはデータ転送中
   におけるアドレス信号の変化の検知は、この繰返し信号
   発生手段（３）により発生される所定繰返し周波数の繰
   返し信号にもとづいて行なわれることを特徴とする請求
   項１に記載のバス異常監視装置。