JPH041884B2

JPH041884B2 -

Info

Publication number: JPH041884B2
Application number: JP21090282A
Authority: JP
Inventors: Masaharu Kawamura; Masanori Yamada
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1982-12-01
Filing date: 1982-12-01
Publication date: 1992-01-14
Also published as: JPS59101612A

Description

【発明の詳細な説明】本発明は蓄積型光電変換素子を受光センサーと
して使用し、該受光センサー出力に基づいて被写
体距離検知を行なう焦点検知装置のための蓄積時
間制御回路に関する。

従来から、例えばCCDを用いたラインイメー
ジセンサー等の蓄積型光電変換素子に被写体像を
結像させ、該素子に蓄積された像信号に基づいて
焦点検知を行なう焦点検知装置は知られている。

上記蓄積型光電変換素子にあつては光量に対す
るダイナミツクレンジが狭く、写真撮影可能な全
ての輝度状態下ではそのまま使用する事ができ
ず、輝度に応じて蓄積時間を調定し蓄積された像
信号のレベルを調定する方法（自動利得制御）が
取られている。

又、同一輝度においても焦点検知動作に際しコ
ントラストが強い場合に蓄積された像信号は検出
しやすく、コントラストの弱い時には検出しにく
い現象がある。又、像のコントラストは自然光よ
りも人工光により照明した方が強くなるものであ
るため、コントラストの弱い像に対しては人工光
を照明してコントラストを強くする方法が考えら
れる。しかしながら人工光を照明してコントラス
トを強くした場合、上記自動利得制御を自然光と
同様に行なうと、その像レベルが必要以上に高く
なるおそれがある。

即ち、第１図Ａの様に自然光にて照明されコン
トラストの弱い像の場合、上記自動利得制御にて
蓄積時間の制御を行なうと第１図A′の如く像信
号が増巾され、像レベルが適正な値に調定される
が、上記被写体を人工光にて照明し第１図Ｂの様
なコントラストの強い像を得た場合、上記コント
ラストの弱い場合と同一の自動利得制御を行なう
とB′の如くなり、無駄な像レベルの増巾が行な
われる。よつて人工光にて照明されコントラスト
が強くなつている像に対しては蓄積時間を短かく
しても像レベルは適正なものとなり、この様にす
ることにて蓄積時間を短縮し焦点検知動作を高速
にて実行することが可能となる。

本発明は上記事項に鑑みなされたもので、その
構成として被写体からの光束を受光し、該受光信
号を蓄積する蓄積型光電変換素子から成る受光セ
ンサーと、該光電変換素子にて蓄積される受光信
号の蓄積量を所定量に規制する光量規制回路と、
該回路にて蓄積量が規制された前記センサー出力
に基づいてオートフオーカスのための演算処理を
行ない演算結果に応じてオートフオーカス動作を
行なうオートフオーカス装置において、前記光電変換素子による受光信号の蓄積動作を
被写体に対して投光手段からの光束の投光を行な
うことなしに行なう際における、前記光量規制回
路にて規制され蓄積量を第１の値に設定し、一方
前記蓄積動作を被写体に対して投光手段からの光
束の投光下で行なう際における前記光量規制回路
にて規制される蓄積量を前記第１の値よりも低い
第２の値に設定する設定回路を設け上記目的を達
成したオートフオーカス装置を提供するものであ
る。

尚、実施例では第１図のセンサー１５，１６が
受光センサーに相当し、第６図のコンデンサー
Ｃ、抵抗R₁，R₃、比較回路CP₁が光量規制回路
に相当し、スイツチAS、抵抗R₂が設定回路に相
当するものである。

次いで、本発明に係る蓄積時間制御回路を適用
した焦点検知装置について説明する。

第２図は上記焦点検知装置が採用されるカメラ
システムの構成を示す構成図である。図において
２はカメラを示し、該カメラの撮影レンズ（対物
レンズ１２）を介して被写体１からの像がハーフ
ミラーを有するメインミラー３に導びかれる。該
ハーフミラーを介した像は補助ミラー４及び焦点
検出光学系５を介して受光センサー部に結像され
る。６はカメラ２に装着された補助光源８を有す
る閃光装置である。

第３図は、第１図示の焦点検出光学系の原理的
構成を示す構成図である。図において１３はフイ
ルム面と等価な位置を示し、合焦時はレンズ１２
を介して入射する被写体１からの像は、上記位置
１３に結像する。１４は２次光学系を介し、上記
像は、該光学系を介して受光センサー部２０の受
光センサー１５，１６に結像する。上記受光セン
サー１５は基準視野用のセンサーを示し、１６は
参照視野用のセンサーを示しており、センサー１
５に結像された像パターンは合焦時にセンサー１
６上の所定の位置に結像されたパターンと一致し
ている。よつて、非合焦時は上記センサー１６上
の位置と異なる位置にセンサー１５に結像された
像パターンが結像される。

第４図は本発明に係る蓄積時間制御回路を適用
した自動焦点調節装置の一実施例を示す回路図で
ある。図において、２０は上記受光センサー部
で、１５及び１６はそれぞれ上記受光センサーを
示している。該センサー１５は８個１５−１〜１
５−８の感光部を有し上記光学系を介して被写体
像パターンが結像される基準視野用センサーで、
該センサーは例えばCCD等の電荷蓄積型光電変
換素子を用いたラインイメージセンサーにて構成
される。又センサー１６は16個１６−１〜１６−
１６の感光部を有し、上記光学系を介して被写体
像パターンがレンズの焦点合わせ状態に応じた位
置に結像される参照視野用センサーで該センサー
も上記の如くラインイメージセンサーにて構成さ
れる。

上記センサー１６の感光部１６−５〜１６−１
２上には合焦状態時センサー１５の感光部１５−
１〜１５〜８上に結像された像パターンと同一の
パターンが結像される様前記光学系が配置されて
いる。

ADはセンサー１５，１６から後述のクロツク
CLKに同期してシリアルに出力される各感光部
にて蓄積された電荷（光電変換信号）を順次サン
プリングホールドにAD変換するAD変換器であ
る。該実施例においては各電荷を２ビツトのデジ
タル値に変換する例を示しているが、精度を向上
させるために多数ビツトのデジタル値に変換する
AD変換器を用いることはもちろん可能である。

SR１，SR２は、それぞれ８ビツト、16ビツト
のシフトレジスターで、各レジスターSR１，SR
２はそれぞれSR１−１，SR１−２，SR２−１，
SR２−２の２列のシフトレジスターにて構成さ
れ、上記AD変換器にてAD変換された情報をク
ロツクに同期して順次入力し記憶する。

尚、上記レジスターSR１，SR２を構成するレ
ジスターSR１−１，SR２−１は上記AD変換さ
れたデジタル値の第１ビツト情報用の記憶レジス
ターであり、又レジスターSR１−２，SR２−２
は上記デジメル値の第２ビツト情報用の記憶レジ
スターを形成している。

Ｃ２４はクロツクCLKを24パルス計数するこ
とによつてハイレベル信号（Hi信号と称す。）を
ラツチ出力するカウンターである。該カウンター
の出力はインバーターＩ１を介してアンドゲート
Ａ１に入力しており、該構成にてアンドゲートＡ
１は24クロツクパルスを直接又はオアゲートＯ１
を介して上記レジスターSR１及びSR２のクロツ
ク入力端CLKに伝える。よつて、レジスターSR
１，SR２は上記アンドケートＡ１を介して入力
するクロツクパルスに同期して上記AD変換器か
らのデジタル値を順次入力すると共に右シフト
し、上記24クロツクパルスにてレジスターSR２
の第１ビツト部B_-1〜第16ビツト部B_-16にそれぞ
れ感光部１６−１〜１６−１５に蓄積された電荷
に相応するデジタル値を記憶すると共にレジスタ
ーSR１の第１ビツト部A_-1〜第８ビツト部A_-8に
それぞれ感光部１５−１〜１５−８に蓄積された
電荷に相応するデジタル値を記憶する。

CN１，CN２はそれぞれ３ビツトと４ビツト
のバイナリーカウンターで、該カウンターCN１
のクロツク入力端はアンドゲートＡ２の出力端に
接続している。該アンドゲートＡ２の入力端は前
記カウンターＣ２４の出力端と接続しており、カ
ウンターＣ２４からのHi信号に応答して上記ア
ンドゲートＡ２が開となり上記カウンターCN１
がクロツクCLKのカウント動作を開始する。

SEL１，SEL２は８ライン−１ラインデーター
セレクターで、その入力端Ａ，Ｂ，Ｃは上記カウ
ンターCN１の出力端Ａ，Ｂ，Ｃに接続しており
上記レジスターSR１，SR２にセンサー１５，１
６に蓄積された信号が上記の如くして転送された
後のカウンタCN１のカウント動作にてセレクタ
ーSEL１は順次レジスターSR１の第１ビツト部
A_-1〜第８ビツト部A_-8までに記憶されたデジタ
ル値を読み出し、又セレクターSEL２は順次レジ
スターSR２の第１ビツト部B_-1〜第８ビツト部
B_-8までに記憶されたデジタル値を読み出す。上
記カウンターCN１の出力端ＣはインバーターＩ
２及びオアゲートＯ１を介して前記レジスター
SR２のクロツク入力端に接続しており、上記レ
ジスターSR２はカウンターCN１の出力端Ｃから
のHi信号からロウレベル信号（以下LO信号と称
す。）に変化するたびごとに１ビツトの右シフト
を実行する。よつて、上記セレクターSEL１はレ
ジスターSR１の第１ビツト部A_-1〜第８ビツト
部A_-8に記憶された上記感光部１５−１〜１５−
８に蓄積された電荷に相応するデジタル値を繰り
返えし順次出力すると共にセレクターSEL２はレ
ジスターSR２の第１ビツト部B_-1〜第８ビツト
部B_-8の内容を順次出力し、B_-1〜B_-8の内容が出
力されるたびごとにシフトレジスターSR２を１
ビツトシフトし上記B_-1〜B_-8の内容の出力動作
を繰り返えし実行する。従つて、セレクターSEL
２からは上記感光部１６−１〜１６−８に蓄積さ
れた電荷に相応したデジタル値が順次出力され、
その後に感光部１６−２〜１６−９に蓄積された
電荷に相応したデジタル値が出力され、以後各感
光部を１つづつシフトしながら上記デジタル値の
読み出し動作を実行する。

今、レジスターSR１の第１ビツトA_-1〜第８
ビツト部A_-8までに記憶された各デジタル値を
AC１〜AC８とし（AC１〜AC８は感光部１５−
１〜１５−８の蓄積電荷に相応した値を示してい
る。）、又レジスターSR２の第１ビツト部B_-1〜
第16ビツト部B_-16までに記憶された各デジタル
値をBC１〜BC１６（BC１〜BC１６は感光部１
６−１〜１６−１６の蓄積電荷に相応している。）
とすると、上記の構成にて第５図に示した表の如
く各デジタル値がセレクターSEL１及びSEL２か
ら出力される。（レジスターSR１，SR２の第１
ビツト部から第８ビツト部までの一連の読み出し
動作をセンスと称す。該実施例では第１〜９セン
スまで実行される。） CAL１は絶対値減算器で上記セレクターSEL
１とSEL２からの出力を比較し、大きな値の方か
ら小さな値を減算し、第５図示の如く出力を発生
する。

SIGは加算器で該加算器は前記減算器による出
力を順次加算し、第５図の如く各センスごとに加
算出力を発生する。

上記の如くセンサー１６の所定の８個の連続し
た感光部にはセンサー１５の感光部１５−１〜１
５−８に結像した像パターンと同一の像パターン
が結像されているため、センサー１５の結像パタ
ーンと同一のパターンが結像されているセンサー
１６上の感光部に蓄積された電荷に基づく上記加
算出力はほぼゼロとなる。即ち、今センサー１６
の感光部１６−１〜１６−８上にセンサー１５の
感光部１５−１〜１５−８と同一の像パターンが
結像されているとすると、レジスターSR１とSR
２の各対応するビツト部のデジタル値は同一の値
を示すため、第１センスにおける上記減算及び加
算結果としてはゼロとなる。又、センサー１６の
感光部１６−２〜１６−９にセンサー１５と同一
の像パターンが結像されているとすると同様にし
て第２センスの加算出力がゼロとなり、同様にセ
ンサー１５の像パターンと同一の像パターンが結
像されているセンサー１６上の感光部のセンスに
よる加算結果がゼロとなる。よつて、加算結果が
ゼロとなつたセンスナンバーを検知することによ
りセンサー１６上の像パターンの結像位置がわか
ることとなる。又、上記の如く合焦時にはセンサ
ー１６の感光部１６−５〜１６−１２上にセンサ
ー１５の像パターンと同一のパターンが結像され
ているので、合焦時には第５センス時にゼロが出
力されるものであるため、上記加算結果がゼロと
なつた時のセンスナンバーと合焦時のセンスナン
バー（第５）との差が合焦状態からのズレ量を表
わすこととなる。

MINは加算器SIGの上記出力を検知し、加算
器から出力された各センス時の上記加算値のうち
ゼロ（最小の値）を検知し、最小値が検知された
際に出力信号Ｔを発生し、該信号Ｔをラツチ
LCHへ伝える最小値検出器を構成する。該ラツ
チLCHはバイナリーカウンターCN２の出力端Ｄ
〜Ｇを入力端D₁〜D₄に接続しており、上記出力
信号Ｔに応答してカウンターCN２の出力状態を
ラツチする。

カウンターCN２はクロツク端子を前記カウン
ターCN１の出力端Ｃと接続しており、該カウン
ターCN１の出力端Ｃからの信号変化（Hi信号か
らLo信号）に応答して計数動作を行なう。よつ
て、カウンターCN２の出力は各センスが終了す
るたびに第５図示の出力状態を示す。上記の如く
ラツチ回路は最小値検出器からの信号Ｔに応答し
てカウンターCN２の出力をラツチするため、各
センスの過程において、ゼロ（最小値）検知が行
なわれた時のカウンターCN２の出力がラツチさ
れる。よつて加算器が最小（ゼロ）となつた時の
センスナンバーに相応するデジタル値が保持され
る。上記の如く合焦時にはこれらのレジスター
SR１，SR２、セレクターSEL１，SEL２、カウ
ンターCN２、減算器CAL１、加算器SIG、最小
値検出器MIN、ラツチ回路LCHにて合焦検知回
路が構成される。

Ｍは撮影レンズを駆動し、ラツチ回路にラツチ
されたデジタル値に基づいて距離合わせを行なう
ための駆動手段としてのモーターで、該モーター
はトランジスターTr₁〜Tr₄から成る駆動回路に
て駆動される。

I₃〜I₆はインバーター、Ａ３はアンドゲート、
OR２〜OR４はオアゲートで、これらの素子は
前記ラツチ回路LCHに記憶された距離情報とし
てのデジタル値に基づいて上記駆動回路へモータ
ーＭに対する正逆回転信号を供給し上記レンズ１
２による距離合わせ動作を制御する制御回路を形
成している。２２は上記レンズ１２に連動してレ
ンズ１２の位置に応じた位置を示す接片。２１は
上記接片２２と接触するくし歯状ブラシ接点で、
該接点２１上を接片２２が摺動することによりパ
ルスを発生する。

PDはセンサー１５の近傍に設けた受光素子で
センサー１５に照射される光量の平均的な受光量
を検知しAGC信号を出力する検知用受光素子で
ある。

CDは前記クロツクCLK等の駆動パルスを発生
し、装置全体のシーケンス及びセンサーの蓄積時
間制御を行なう駆動回路である。

上記セレクターSEL１は単一個のみ図示されて
いるが実際には、レジスターSR１−１用、SR１
−２用の２個が設けられ、SR１−１、SR１−２
の各ビツトの情報をカウンターCN１の入力に応
じて並列に出力する。よつてセンサーの各感光部
の蓄積電荷情報としての２ビツトのデジタル値が
順次出力される。又セレクターSEL２もセレクタ
ーSEL１と同様に実際にはSR２−１用、SR２−
２用の２個設けられている。

第６図は第４図示の駆動回路の一実施例を示す
回路図である。図においてCGはパルス発生器、
CN３は３ビツトカウンター、DECは３−８ライ
ンデコーダ、RMはPLAで、第７図で示すタイミ
ングで、第４図のセンサー部２０に示す、各セン
サー１５，１６に駆動パルスφ１，φ２，φR（こ
こではセンサーは２相クロツクで動作するものと
する）を出力しセンサーを作動させ、又AD変換
器ADにサンプリングホールドパルスＳ／Ｈを出
力し、更にアンドゲートＡ１２を介して上記クロ
ツクCLKを出力する。

尚第４図AD変換器のAD変換時間は、Ｓ／Ｈ
パルスの２倍程度で、終了するものとする。従つ
て上記センサーが出力VOOTを出してからＳ／
ＨパルスでサンプリングしてAD変換し、次のク
ロツクCLKの立上がりで、シフトレジスタSR１
にデジタル情報を記憶する事ができる。

SW１０は、自然光モード時、端子Ｏ、補助光
モード時端子Ｕに接続するモード切換手段として
のスイツチ。

Ｔ１は補助光ストロボとの接続端子で、ストロ
ボの充電完了にてＴ１はHiを示す。

PUSは電源投入動作によりパルスを出力する
パワーアツプクリアー回路、該パワーアツプクリ
アー回路はオアゲートＯ１２を介してワンシヨツ
ト回路ON１をトリガーする。Ａ１０，Ａ１１は
自然光モードと補助光モードの切換ゲートを構成
するアンドゲートで補助光モードの時（スイツチ
SW１０が端子Ｕ側）には上記アンドゲートＡ１
０は端子Ｔ１からの充電完了信号とワンシヨツト
回路ON１からのパルスに応答してHiを出力し、
アンドゲートＡ１１は自然光モードの時、ワンシ
ヨツト回路ON１のパルスに応答してHiを出力す
る。

FF１はフリツプフロツプ（FFと称す。）で、
該FFはアンドゲートＡ１０からのHiに応答して
セツトされＱ出力をHiにし端子Ｔ３にストロボ
トリガー信号を伝えストロボをトリガーする。上
記アンドゲートＡ１１のHi及びFF，FF１のHi
はオアゲートＯ１１を介してＤ型FF，FF２のＤ
入力端に印加される。該FF２上記センサ駆動パ
ルスφ２に同期してＤ入力端に印加される信号に
応じて出力状態を決定する。従つて上記構成によ
りDFF，FF２は自然光モード時には電源投入動
作にてＱ出力からHiを又補助光モード時ストロ
ボの充電完了が完了するとＱ出力からHiを出力
する。FF４はワンシヨツト回路ON１からのパル
スによりリセツトされるFFで、電源投入により
Ｑ出力からHiを出力する。Ａ１５は上記FF，FF
４，FF２の出力に接続されるアンドゲートで、
FF２のＱ出力が上記の如くHi即ち出力がLoと
なることによりシフトパルスφTをLoにしてセン
サー１５，１６による電荷の蓄積動作を開始させ
る。

Ｃは前記受光素子PDに接続され、PDからの電
荷を充電する積分回路を構成するコンデンサー
で、該コンデンサーＣに対して並列に積分開始用
スイツチとしてのトランジスターTRが接続され
ている。該トランジスターTRはFF２の出力に
接続され、FF２ののLoによりオフとなり、上
記積分回路による積分動作が開始される。CP１
は該積分出力と抵抗Ｒ１，Ｒ３による分圧レベル
とを比較する比較回路で、その出力は上記FF１
のリセツト端子に接続されている。よつてFF１
は比較回路CP１の出力にてＱ出力をLoにし、上
記アンドゲートＡ１５の出力、即ちφTをHiにし
てセンサー１５，１６にて蓄積された電荷の蓄積
を終了する。該積分回路及び比較回路にて蓄積時
間制御用タイマー回路が構成される。ASは上記
FF１の出力にてオンとなるアナログスイツチで、
該スイツチがオンとなることにより抵抗Ｒ２を上
記抵抗Ｒ３に接続し比較回路CP１に対する基準
レベルを低減させる上記スイツチAS、抵抗Ｒ２
は上記基準レベルを低減させ蓄積時間を短縮する
ための蓄積時間調定手段を構成する。

第８図は第４図示の加算器SIG及び最小値検出
器MINの一実施例を示す回路図である。

加算器SIGは上記減算器CAL１の出力端に接続
された入力端Ａ１，Ａ２及びアンドゲートＡ２０
〜Ａ２３を介してラツチDLH１の出力Ｑ１〜Ｑ
４に接続される入力端Ｂ１〜Ｂ４を有する加算部
ADDを有している。該加算部ADDはＡ及びＢ入
力端へのデジタル値を加算し出力端Ｘ１〜Ｘ４に
上記加算出力を発生する。該加算部ADDの出力
端Ｘ１〜Ｘ４は上記ラツチDLH１の入力端Ｄ１
〜Ｄ４に接続され、該ラツチは上記クロツク
CLKに同期して加算部の出力をラツチする。又
上記アンドゲートＡ２０〜Ａ２３は入力端を前記
カウンターCN１の出力端Ａ，Ｂ，Ｃに接続して
おり、上記カウンターCN１のカウント値が０〜
７の間即ち、上記各センスが実行される間開とな
つており、上記ラツチ出力を加算部の入力端Ｂ１
〜Ｂ４に伝える。

上記構成にて加算部ADDは上記アンドゲート
Ａ２０〜Ａ２３が開の間即ちカウンターCN１の
計数値が０〜７の間に上記減算器CAL１から出
力されるデジタル値を加算し、第１〜第９センス
が終了するたびごとに第５図に示した加算出力が
SIGから出力される。

最小値検知回路MINにおいてDLH２はラツチ
で、該ラツチの出力Ｑ１〜Ｑ４はデーターセレク
ターSEL２０の入力端に接続している。該データ
ーセレクターには上記加算器SIGの出力も入力さ
れ、該加算器の出力又は上記ラツチ回路DLH２
の出力を選択してラツチ回路DLH２に伝える。
該ラツチ回路DLH２は上記カウンターCN１のＣ
出力端のHiからLoへの信号変化、即ち第１〜第
９センスの各センス終了ごとに入力信号をラツチ
する。

Ｏ２２は前記カウンターCN２の出力Ｄ〜Ｇに
接続されたオアゲートで、該ゲートは上記第１セ
ンスが終了するまでLoを出力し、第２センス以
後Hiを出力する。該オアゲートＯ２２のHiはオ
アゲートＯ２１を介してセレクターSEL２０に入
力している。該オアゲートＯ２１はセレクター
SEL２０へ入力する上記加算器SIGの出力を選択
してラツチ回路へ伝えるための選択信号Hiを形
成するゲートであり、上記構成にてラツチDLH
２には、第１センス終了時における加算器SIGに
て蓄積加算されたデジタル値がラツチされる。

Ａ２５は上記セレクターSEL２０へ入力する上
記ラツチ回路DLH２の出力を選択して同ラツチ
回路DLH２へ戻すための選択信号Hiを出力する
アンドゲートである。

COMは上記加算器の出力とラツチ回路DLH２
の出力とを比較し、加算器の出力値＞ラツチ回路
の出力値の時にａ出力からHiを出力し加算器の
出力値≦ラツチ回路の出力値の時にｂ出力から
Hiを出力する。比較器COMは各センスが終了す
るごとにセンスが終了した時における上記蓄積加
算値とラツチ回路の内容とを比較し、加算器の出
力値≦ラツチ回路の出力値の時のみ上記オアゲー
トＯ２１からHiを出力させセレクターSEL２０
により加算器の出力をラツチ回路へ伝えさせラツ
チ回路の内容を上記加算器の出力値に更新する。
よつてラツチ回路には第１センス〜第９センスの
各センスごとに加算器SIGにより得られる上記蓄
積加算値のうち最小の値をラツチする。

Ａ２６はアンドゲートで、該ゲートの一方の入
力端は上記比較器COMのｂ出力端に接続され、
他方の入力端は上記オアゲートＯ２２に接続され
ている。該構成にて、アンドゲートＡ２６は第１
センス以後の各センスの終了時に比較器COMの
ｂ出力がHiとなるたびごとにHiを出力しDFF，
FF２０に伝える。よつてDFF，FF２０も比較器
COMからHiが出力されるごとに出力信号Ｔを出
力し、上記した如くその時のカウンターCN２の
内容をラツチ回路LCHに伝える。よつて、ラツ
チ回路LCHには第１センスから第９センスによ
る各蓄積加算値のうち、最小の加算値が検知され
た際におけるカウンターCN２の内容がラツチさ
れる。

第９図は、本発明に係る焦点検知装置に適用さ
れる補助光手段としてのストロボの一実施例を示
す回路図である。

図において、１０１は電源、１０２は電源スイ
ツチ、１０３は昇圧回路で、該昇圧回路の出力は
整流ダイオード１０４を介してメインコンデンサ
ー１０５に充電される。１０６，１０７はメイン
コンデンサーの充電電圧を分圧するブリーダー抵
抗、１０８は上記ブリーダー抵抗の出力と基準電
圧VRefとを比較しメインコンデンサーの充電レ
ベルが所定値以上となつた時に充電完了信号とし
てのHiを出力するコンパレーター、１１０は充
電完了表示用LEDである。

１２５は上記補助光を発生するための副放電管
である。１２１は抵抗、１２３はコンデンサー、
１２４はトランスで、これらの回路素子にて、上
記副放電管用トリガー回路を形成している。１２
２はサイリスターで、上記第６図の端子Ｔ３から
のHiに応答してオンとなり上記トリガー回路を
作動させ副放電管１２５をトリガーする。

１２６は閃光撮影用主放電管で、該放電管１２
６は抵抗１１５、コンデンサー１１７、トランス
１１８から成る主発光用トリガー回路によりトリ
ガーされ閃光発光を行なう。１１６は主発光用ト
リガー回路を作動させるためのサイリスターで、
該サイリスターは端子Ｔ２を介して入力するカメ
ラの通常のシンクロスイツチのオン信号によりオ
ンとなり上記トリガー回路を作動させる。１１１
はインバーター、１１２はトランジスターで、こ
れらの回路素子は比較器１０８の出力がHiとな
つて始めて上記サイリスター１１６のターンオン
を許容する安全回路を構成する。

１２７は放電管１２６，１２５に直列接続され
たサイリスターで、該サイリスターは放電管１２
５，１２６がトリガーされイオン化状態になつた
際にオンとなり上記放電管による閃光を開始させ
る。

１３３，１２９は抵抗、１３０はコンデンサ
ー、１３４はサイリスターで、上記放電管による
閃光を停止させるための公知の転流回路を構成す
る。上記サイリスター１３４にはダイオード１４
２を介して端子Ｔ４に発生する上記第６図の比較
器CP１からのHiが印加され、該Hiに応答してタ
ーンオンとなり転流動作を行なう。又、該サイリ
スター１３４にはダイオード１４３及び端子Ｔ５
を介して通常の調光回路からの発光停止信号が印
加され主発光による閃光発光量が適正露光を保証
する値となつた時にもターンオンとなり転流動作
を行ない閃光を停止させる。

１３９はコンデンサー、１４０，１４１は抵
抗、１３８はダイオード、１３７はトランジスタ
ーで、これらの回路素子は閃光発光時にコンデン
サー１３９の充電電荷を、放電管１２５又は１２
６、サイリスター１２７、ダイオード１３８、抵
抗１４１を介して放電させ、この放電時間のトラ
ンジスター１３７をオフとなし、端子Ｔ４，Ｔ５
に入力する発光停止信号に対する転流回路の応答
を許容させる安全回路を構成している。

次いで、上記第２〜９図に示した本発明の実施
例の動作について説明する。

まず補助光モードについて説明する。

このモードにおいては、第６図のスイツチSW
１０を端子Ｕに接続する。今、ストロボの充電が
完了しているものとすると、端子Ｔ１にはHiが
印加されている。この状態でカメラの電源スイツ
チ（不図示）をオンとするとPUCからパワーア
ツプクリアー信号が出力され、ワンシヨツト回路
ON１が作動し上記の如くFF，FF２，FF４がリ
セツトされる。又、上記ワンシヨツト回路からの
パルスはアンドゲートＡ１０を介してFF１をセ
ツトしFF１のＱ出力からHiが出力される。該Hi
は端子Ｔ３を介して第９図のサイリスター１２２
をターンオンとなし、トリガー回路１２３，１２
４が作動して放電管１２５が閃光を発生し、被写
体を照明する。

一方、上記FF１（第６図）のＱ出力（Hi）は
オアゲートＯ１１を介してDFF，FF２に伝わり、
該FF２はＱ出力からHiを出力からLoを出力す
る。該FF２の出力からのLoはアンドゲートＡ
１５に伝わつているため、それまでHiを出力し
ていたアンドゲートＡ１５は閃光発光と同期して
Loを出力する。（FF４，FF２は初期状態にあつ
てはPUCによるワンシヨツト回路ON１の作動時
においてリセツトされており、Ａ１５は電源投入
時Hiを出力している。）該アンドゲートＡ１５の出力は第４図のセンサ
ー１５，１６のシフトパルスφTとして作用し、
上記φTがLoとなることにより、センサー１５，
１６は結像される像パターンの蓄積動作を開示す
る。又、この時FF２の出力Loによりトランジ
スターTR（第６図）がオフとなるため、コンデ
ンサーＣは第４図の受光素子PDの出力電流の充
電を開始する。

上記の如くコンデンサーＣへの充電が開始さ
れ、その充電レベルが、抵抗R₂，R₃，R₁にて決
定される基準レベル（アナログスイツチASはFF
１のＱ出力（Hi）によりオンとなつており、抵
抗R₂は上記基準レベル決定フアクターとして作
用する。）に達すると比較器CP１はHiを出力す
る。

該CP１からのHiは端子Ｔ４を介して第９図の
ダイオード１４２に伝わり、サイリスター１３４
をオンとなし、上記の転流回路を作動させ公知の
方法にてサイリスター１２７をオフとなし、放電
管１２５による閃光発光を停止させる。又、上記
比較器CP１からのHiはFF１に伝わり、FF１を
リセツトする。このためオアゲートＯ１１もLo
を出力（Ａ１３も比較器CP１からのHiでLoを出
力しアンドゲートＡ１１もLoを出力しているた
め、オアゲートＯ１１の入力はFF１のリセツト
にて全てLoとなる。）し、その結果FF２のが
LoからHiとなる。よつて、アンドゲートＡ１５
はその出力φTを再び第７図のφTのｂの如くHi
にしてセンサー１５，１６にて蓄積された電荷を
センサー内のアナログシフトレジスターに送出す
る。又FF２のがHiになることによりFF３がク
ロツクされＱ出力をHiにしてアンドゲートＡ１
２を開きクロツクCLK（第７図）をアンドゲート
Ａ１２から送出する。該クロツクCLKがアンド
ゲートＡ１２から送出されるとFF４はセツトさ
れ出力をLoにしてアンドゲートＡ１５の出力
φTが第７図の如く再びLoとなし、上記センサー
内のレジスターへの蓄積電荷の転送が阻止され
る。

以上の一連の動作にてセンサー１５，１６への
蓄積時間制御が実行され、センサー１５，１６内
のレジスターに上記蓄積時間の間蓄積された電荷
の転送が行なわれる。

上記の如くセンサーによる像パターンの蓄積時
間は第４図の受光素子PDからの光電流の積分値
が基準レベルにまで達する時間に相応しているた
め、撮影輝度にかかわりなく、センサーにて蓄積
された像パターン信号（電荷）のレベルは低コン
トラストの像パターン時においても適正なレベル
に自動的増巾され調定されることとなるのである
が、補助光使用時には、被写体のコントラスト自
体が増大するため、自然光に基づく像レベルの調
定動作と同様な像信号のレベル調定を行なう必要
がない。即ち、上記の如く補助光使用時には像の
コントラスト自体が増大するため、蓄積時間とし
ても自然光時よりも短時間の蓄積時間で良いこと
となる。よつて本発明では上記の如く、補助光使
用時にあつては、積分回路の基準レベルを自然光
モードに比して低減させ、ムダな蓄積動作時間を
必要としない様なし、AF動作を高速化すると共
に閃光放電によるムダな電力消費を最小になして
いる。

以上の如くして、センサーによる像信号の蓄積
動作が終了するとクロツクCLKが第７図の如く
送出され、第４図のセンサー１５，１６の各感光
部に蓄積された電荷に相応する信号が上記の如く
AD変換器にてデジタル値に変換され、シフトレ
ジスターSR１，SR２に転送される。この後、レ
ジスターSR１，SR２に転送された信号は上記の
如く順次読み出され、上記の第１センスから第９
センスまでの各センスが実行される。又、各セン
スごとに上記減算（第５図）及び加算（第５図）
が実行される。そして、該第１〜第９センスにお
ける加算器SIGの加算出力のうち、最小値が上記
の如く最小値検知回路MINにて検知され、その
時のカウンターCN２の出力状態がラツチ回路
LCHにラツチされる。

上記の如く、ラツチ回路LCHの内容は合焦状
態からのズレ量を表わす値となつていると共に合
焦状態では上記の如く第５センス時における加算
出力が最小となりこの時のカウンターCN２の出
力（Ｄ＝０Ｅ＝０Ｆ＝０Ｇ＝０）がラツチ
回路にラツチされているため、該ズレ量に応じて
レンズが駆動され自動的に合焦位置までレンズが
駆動される。

即ち、今、前ピン状態にあり、センサー１６の
感光部１６−３〜１６−１０にセンサー１５と同
一パターンの像が結像されているものとすると、
第３センスにて加算器SIGの加算出力として最小
値が検知されるため、その時のカウンターCN２
の出力（Ｄ＝０、Ｅ＝１、Ｆ＝０、Ｇ＝０）がラ
ツチ回路にラツチされる。よつて、ラツチ回路
LCHはＱ１〜Ｑ４出力をそれぞれ（０，１，０，
０）となし、オアゲートＯ２から前ピン状態であ
る事を表わすLoが出力されラツチ回路はアツプ
カウントモードとなる。又、オアゲートＯ２から
のLoはインバーターＩ３を介してHiに変換され
オアゲートＯ４を介してトランジスターTr₁のベ
ースに伝わり、Tr₁がオフとなりTr₄もオフとな
る。この時、オアゲートＯ３はLo（Ｏ２はLoを又
Ａ３もLoを又、更にナンドゲートＮ４は上記第
９センス終了時にはLoを出力しているためオア
ゲートＯ３はLoを出力する。）を出力しているた
め、トランジスターTr₂がオンとなり、このため
Tr₃もオンとなる。よつてモーターＭは矢印Ａ方
向に回動しレンズ１２を前ピン状態から後ピン状
態へ移行させる方向に駆動する。この様にしてレ
ンズが移動すると、ブラシ接点２１と接片２２と
がレンズの移動により摺動しレンズの駆動量に相
応するパルス数が発生し、上記ラツチ回路LCH
にて計数される。上記の如くラツチLCHはアツ
プモードであるため、上記レンズの移動により発
生するパルスを計数し、計数結果にてラツチ回路
出力がＱ１〜Ｑ４＝０，０，１，０となつた時に
アンドゲートＡ３はHiを出力し、該Hiをオアゲ
ートＯ３，Ｏ４を介してトランジスターTr₁，
Tr₃に伝え、Tr₁〜Tr₄をオフとなしレンズの駆動
を停止させる。

今、上記の如く、センス結果によるラツチの内
容はＱ１〜Ｑ４＝０，１，０，０であるため、レ
ンズが２パルス分後ピン方向へ移動した時にラツ
チの内容がＱ１〜Ｑ４＝０，０，１，０となり、
レンズは２パルス分後ピン方向へ移動した時に合
焦位置へ移行して距離合わせ動作を終了する。

この様にしてラツチ回路にラツチされた合焦状
態に対するズレ量だけレンズが駆動され自動的に
合焦状態へ移行する。尚後ピンの場合はセンサー
１６の感光部１６−６以後の感光部にセンサー１
５と同一のパターンが結像されるので第６センス
以後に最小値が検知される。よつて、この場合は
カウンターCN２の出力Ｆ又はＧがHiとなつた状
態でラツチ回路にカウンターの内容がラツチされ
るので、オアゲートＯ２からはHiが出力されラ
ツチ回路はダウンカウントモードとなると共にト
ランジスターTr₁とTr₄がオンとなりモーターは
前ピン状態とは逆の方向へ回動し、合焦状態から
のズレ量だけレンズは自動的に前ピン方向へ移行
する。

尚、レンズが合焦状態となると上記の如くアン
ドゲートＡ３からHiが出力され、該Hiが第６図
のアンドゲートＡ１４にCNT４として印加され
アンドゲートＡ１４はHiを出力する。（第９セン
スまで実行された後は第４図のナンドゲートＮ４
はLoを出力しインバーターＩ１１を介してHiが
上記ゲートＡ１４の他方の入力に印加されている
ため、アンドゲートＡ１４はCNT４＝Hiにより
Hiを出力する。）上記ワンシヨツト回路ON１は
上記ゲートＡ１４からのHiに応答してトリガー
される。よつて、合焦状態へのレンズ駆動終了後
再び、上記センサーによる蓄積動作及びレンズ駆
動動作が以後繰り返えし実行される。

次いで自然光モードの場合について説明する。
この場合は第６図のスイツチSW１０がＯ側に接
続される。よつて、アンドゲートＡ１０はLoの
まま保持され、電源投入によつてPUCが作動し
ても、FF１はリセツト状態を保持する。このた
め、ストロボは発光を禁止されると共にアナログ
スイツチASはオフとなり、基準レベルは上記補
助光モードに比して高い通常レベルに設定され
る。又、電源投入によりワンシヨツト回路ON１
が作動するとアンドゲートＡ１１からHiが出力
され、該Hiにより上記の如くDFF，FF２のＱ出
力がHi、出力がLoとなり、Ａ１５の出力φTが
Loとなり上記の如くセンサーによる蓄積動作が
開始され、受光素子PDの出力によるコンデンサ
ーＣの充電電圧が上記基準レベルに達すると比較
器CP１からHiが出力される。よつて、自然光モ
ードの時はセンサーの蓄積時間は通常の基準レベ
ルに基づいて規制され、そのレベルが自動的に正
しい値に調定され、以後補助光モードと同様にし
て、レンズによる合焦位置合わせが実行される。

以上の如く、本発明に係る焦点検知装置のため
の蓄積時間制御回路にあつては、上記構成にて補
助光使用時には蓄積時間を短縮化したものである
ため、焦点検知動作を高速化することが出来るも
のである。

尚、実施例にあつては受光素子PDを用いて蓄
積時間制御のための輝度情報を得ているが、上記
センサー１５又は１６自体を利用して輝度情報を
得ても良い。この場合には予め一定時間センサー
により像を蓄積し、該蓄積された信号レベルをコ
ンデンサー等の記憶手段にて記憶させ、該記憶値
に基づく電流をトランジスター等により形成し、
該電流によりコンデンサーＣ第６図を充電させる
様にすれば良い。

又、補助光源としてはストロボを示している
が、光源としてはスポツトライト（通常のランプ
等）を用いても良いことはもちろんである。この
場合は第６図の端子Ｔ３からのHiに応答してセ
ツトされるFFを設け、該FFのセツトにて上記ラ
イトへの給電を行なうスイツチをオンとなし、端
子Ｔ４からのHiに応答して上記FFをリセツトす
る様にすれば良い。

又、第６図示の蓄積時間調定手段の他の例とし
てはスイツチAS及び抵抗Ｒ２を設けるかわりに
受光素子PDとコンデンサーＣとの間にFF１のＱ
出力（Hi）によりインピーダンスが低下するト
ランジスターを設け、補助光使用時コンデンサー
を自然光時に比して急速に充電する様にしても良
い。又、他の例としてはスイツチAS及び抵抗Ｒ
２を設けるかわりにスイツチSW１０に連動する
フイルターを受光素子PDの前面に設け、自然光
時は上記フイルターを介して受光素子PDへ光を
照射し、補助光時は上記フイルターを受光素子
PDの前面から取り去つて補助光時は自然光時に
比してコンデンサーＣを急速充電する様にしても
良い。

【図面の簡単な説明】

第１図は自動利得制御を説明するための波形
図、第２図は本発明が適用されるカメラシステム
の構成を示す構成図、第３図は焦点検出光学系の
原理的構成を示す構成図、第４図は本発明に係る
蓄積時間制御回路を適用した焦点調節装置の一実
施例を示す回路図、第５図は第４図の動作を説明
するための説明図、第６図は第４図示の駆動回路
の一実施例を示す回路図、第７図は第６図の動作
を説明する波形図、第８図は第４図示の加算器及
び最小値検出器の一実施例を示す回路図、第９図
は補助光源としてのストロボの一実施例を示す回
路図である。 PD……受光素子、Ｃ……コンデンサー、CP１
……比較回路、AS……アナログスイツチ、Ｒ２
……抵抗。

Claims

【特許請求の範囲】１被写体からの光束を受光し、該受光信号を蓄
積する蓄積型光電変換素子から成る受光センサー
と、該光電変換素子にて蓄積される受光信号の蓄
積量を所定量に規制する光量規制回路と、該回路
にて蓄積量が規制された前記センサー出力に基づ
いてオートフオーカスのための演算処理を行ない
演算結果に応じてオートフオーカス動作を行なう
オートフオーカス装置において、前記光電変換素子による受光信号の蓄積動作を
被写体に対して投光手段からの光束の投光を行な
うことなしに行なう際における、前記光量規制回
路にて規制される蓄積量を第１の値に設定し、一
方前記蓄積動作を被写体に対して投光手段からの
光束の投光下で行なう際における前記光量規制回
路にて規制される蓄積量を前記第１の値よりも低
い第２の値に設定する設定回路を設けたことを特
徴とするオートフオーカス装置。