JPH04188657A - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH04188657A JPH04188657A JP31360490A JP31360490A JPH04188657A JP H04188657 A JPH04188657 A JP H04188657A JP 31360490 A JP31360490 A JP 31360490A JP 31360490 A JP31360490 A JP 31360490A JP H04188657 A JPH04188657 A JP H04188657A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting board
- bonded
- device package
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置用パッケージに関し、特に表面実装
タイプの半導体装置用パッケージに関する。
タイプの半導体装置用パッケージに関する。
従来、この種の半導体装置用パッケージは、第２図に示
すように、半導体装置用パッケージ本体１から導出され
た外部リード１２が実装用基板本体５にはんだ４にて接
合されるように成形されて実装用基板に搭載されていた
が、実装用基板本体５と接合する外部リード面１３は平
滑な面となっていた。
すように、半導体装置用パッケージ本体１から導出され
た外部リード１２が実装用基板本体５にはんだ４にて接
合されるように成形されて実装用基板に搭載されていた
が、実装用基板本体５と接合する外部リード面１３は平
滑な面となっていた。
近年、半導体装置用パッケージの外形サイズの大型化に
伴ない、実装用基板に占める実装面積が増加し、実装用
基板のたわみなどの影響を受は易く、半導体装置用パッ
ケージへかかる応力も大きくなってきた。このため、実
装用基板と半導体装置用パッケージの接合の信頼性を向
上させるためには、従来以上の接合強度が要求される様
になった。
伴ない、実装用基板に占める実装面積が増加し、実装用
基板のたわみなどの影響を受は易く、半導体装置用パッ
ケージへかかる応力も大きくなってきた。このため、実
装用基板と半導体装置用パッケージの接合の信頼性を向
上させるためには、従来以上の接合強度が要求される様
になった。
しかしながら、上述した従来の表面実装タイプの半導体
装置用パッケージの外部リード面が平滑であるため、実
装基板との接合強度を増すためには、外部リードを長く
する必要があり、このため、実装密度を悪くしてしまう
という欠点があった。
装置用パッケージの外部リード面が平滑であるため、実
装基板との接合強度を増すためには、外部リードを長く
する必要があり、このため、実装密度を悪くしてしまう
という欠点があった。
本発明の目的は、実装密度の高い半導体装置用パッケー
ジを提供することにある。
ジを提供することにある。
本発明は、表面実装タイプの半導体装置用パッケージに
おいて、実装用基板と接合する部分の外部リード面が凹
凸である。
おいて、実装用基板と接合する部分の外部リード面が凹
凸である。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の要部断面図である。
第１図に示すように、外部リード２の実装用基板本体５
上のはんだ４と接合する外部リード面３は凹凸になって
いるので、接合面積が広くなり、第２図に示す従来の外
部リード面１３に比べ強い接合力を有する。
上のはんだ４と接合する外部リード面３は凹凸になって
いるので、接合面積が広くなり、第２図に示す従来の外
部リード面１３に比べ強い接合力を有する。
以上説明したように本発明は、実装用基板と接合する部
分の外部リード面を凹凸状にすることで、外部リードを
長くする事なく実装用基板との接合強度を増加させる事
ができるという効果がある。
分の外部リード面を凹凸状にすることで、外部リードを
長くする事なく実装用基板との接合強度を増加させる事
ができるという効果がある。
このため、半導体装置用パッケージの外形サイズの大型
化に伴なう実装時の応力の増加に対し、外部リード長を
長くする事なく接合強度を増す事ができる。したがって
、実装密度を高めることができるという効果がある。
化に伴なう実装時の応力の増加に対し、外部リード長を
長くする事なく接合強度を増す事ができる。したがって
、実装密度を高めることができるという効果がある。
第１図は本発明の一実施例の要部断面図、第２図は従来
の半導体装置用パッケージの一例の要部断面図である。 １・・・半導体装置用パッケージ本体、２．１２・・・
外部リード、３．１３・・・外部リード面、４・・・は
んだ、５・・・実装用基板本体。
の半導体装置用パッケージの一例の要部断面図である。 １・・・半導体装置用パッケージ本体、２．１２・・・
外部リード、３．１３・・・外部リード面、４・・・は
んだ、５・・・実装用基板本体。
Claims (1)
- 表面実装タイプの半導体装置用パッケージにおいて、実
装用基板と接合する部分の外部リード面が凹凸である事
を特徴とする半導体装置用パーケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31360490A JPH04188657A (ja) | 1990-11-19 | 1990-11-19 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31360490A JPH04188657A (ja) | 1990-11-19 | 1990-11-19 | 半導体装置用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04188657A true JPH04188657A (ja) | 1992-07-07 |
Family
ID=18043319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31360490A Pending JPH04188657A (ja) | 1990-11-19 | 1990-11-19 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04188657A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6088236A (en) * | 1993-01-28 | 2000-07-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a bump having a rugged side |
| JP2025126130A (ja) * | 2024-02-16 | 2025-08-28 | Ｎｅｃプラットフォームズ株式会社 | シールド部品、電子機器、及び、シールド部品の製造方法 |
-
1990
- 1990-11-19 JP JP31360490A patent/JPH04188657A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6088236A (en) * | 1993-01-28 | 2000-07-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a bump having a rugged side |
| JP2025126130A (ja) * | 2024-02-16 | 2025-08-28 | Ｎｅｃプラットフォームズ株式会社 | シールド部品、電子機器、及び、シールド部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3109847U (ja) | 特性インピーダンスを低減できる樹脂パッケージ半導体装置 | |
| JPH04188657A (ja) | 半導体装置用パッケージ | |
| JPH01137660A (ja) | 半導体装置 | |
| JPH01187841A (ja) | 半導体装置 | |
| KR200169583Y1 (ko) | 볼 그리드 어레이 패키지 | |
| KR100201379B1 (ko) | 솔더블을 이용한 반도체 칩 부착방법 및 구조 | |
| JPS63248155A (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JPS63137464A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH033354A (ja) | 半導体装置 | |
| JPH02275655A (ja) | 混成集積回路 | |
| JPH0222886A (ja) | 混成集積回路 | |
| JPH01209751A (ja) | リードフレーム | |
| JPH03129840A (ja) | 樹脂封止型半導体装置 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPS62219531A (ja) | 半導体集積回路装置 | |
| JPH0498857A (ja) | 半導体装置用パッケージ | |
| JP2841831B2 (ja) | チップキャリア | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| KR100567045B1 (ko) | 반도체 패키지 | |
| JPH04174548A (ja) | リードフレーム | |
| JPH03206651A (ja) | 半導体パッケージ装置 | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 | |
| JPS63288029A (ja) | 樹脂封止型半導体装置 |