JPH04192594A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH04192594A JPH04192594A JP32675190A JP32675190A JPH04192594A JP H04192594 A JPH04192594 A JP H04192594A JP 32675190 A JP32675190 A JP 32675190A JP 32675190 A JP32675190 A JP 32675190A JP H04192594 A JPH04192594 A JP H04192594A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- solder resist
- plating layer
- boundary
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 30
- 238000007747 plating Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、回路パターンの一部の表面にニッケルメッキ
等のメッキを施したプリント配線板に関するものである
。
等のメッキを施したプリント配線板に関するものである
。
積層板などによって作成される基板ｌの表面に銅箔のエ
ツチング加工なとて回路線１０やランド１１等からなる
回路パターン２を設けて形成されるプリント配線板にあ
って、回路パターン２の一部を覆うように基板ｌの表面
にソルダーレジスト３を塗布し、そしてソルダーレジス
ト３て覆われない回路パターン２の表面にニッケルメッ
キ等のメッキ層４を設けることかおこなわれている。 第５図はその一例を示すものであり、回路パターン２の
うちランド１１の部分を除いて回路線ＩＯの表面を覆う
ようにソルダーレジスト３を印刷して塗布し、ランド１
１の部分にメッキ層４を形成するようにしである（図に
おいてソルダーレジスト３を施した箇所を点々を付して
表示し、メッキ層４を施した箇所をクロス斜線で示す）
。
ツチング加工なとて回路線１０やランド１１等からなる
回路パターン２を設けて形成されるプリント配線板にあ
って、回路パターン２の一部を覆うように基板ｌの表面
にソルダーレジスト３を塗布し、そしてソルダーレジス
ト３て覆われない回路パターン２の表面にニッケルメッ
キ等のメッキ層４を設けることかおこなわれている。 第５図はその一例を示すものであり、回路パターン２の
うちランド１１の部分を除いて回路線ＩＯの表面を覆う
ようにソルダーレジスト３を印刷して塗布し、ランド１
１の部分にメッキ層４を形成するようにしである（図に
おいてソルダーレジスト３を施した箇所を点々を付して
表示し、メッキ層４を施した箇所をクロス斜線で示す）
。
しかし、上記のように回路パターン２の一部にメッキ層
４を設けると、回路パターン２のメッキ層４を設けた部
分とメッキ層４を設けていない部分との間で熱膨張率に
違いか生しることになり、この結果、ソルダーレジスト
３とメッキ層４との境界部分（第５図にイ矢印で示す）
において熱膨張率の差に起因した断線が発生するという
問題かあった。特にソルダーレジスト３とメッキ層４と
の境界部分か幅の狭い回路線１０（回路幅は一般に０．
２ｍｍ以下）に存在する場合、熱膨張率の差による応力
が狭い幅に集中することになるためにこの断線は発生し
易いものである。またメッキ層４の厚みか３μｍ以上の
場合にこの断線は発生し易い。 本発明は上記の点に鑑みて為されたものであり、ソルダ
ーレジストとメッキ層との境界部分において回路パター
ンに断線が生じることを防ぐことができるプリント配線
板を提供することを目的とするものである。
４を設けると、回路パターン２のメッキ層４を設けた部
分とメッキ層４を設けていない部分との間で熱膨張率に
違いか生しることになり、この結果、ソルダーレジスト
３とメッキ層４との境界部分（第５図にイ矢印で示す）
において熱膨張率の差に起因した断線が発生するという
問題かあった。特にソルダーレジスト３とメッキ層４と
の境界部分か幅の狭い回路線１０（回路幅は一般に０．
２ｍｍ以下）に存在する場合、熱膨張率の差による応力
が狭い幅に集中することになるためにこの断線は発生し
易いものである。またメッキ層４の厚みか３μｍ以上の
場合にこの断線は発生し易い。 本発明は上記の点に鑑みて為されたものであり、ソルダ
ーレジストとメッキ層との境界部分において回路パター
ンに断線が生じることを防ぐことができるプリント配線
板を提供することを目的とするものである。
本発明は、基板Ｉの表面に形成される回路パターン２の
一部を覆うように基板Ｉの表面にソルダーレジスト３を
塗布すると共にソルダーレジスト３て覆われない回路パ
ターン２の表面にメッキ層４を設けたプリント配線板に
おいて、ソルダーレジスト３とメッキ層４との境界部分
の回路パターン２の回路幅寸法を０．３ｍｍ以上に設定
して成ることを特徴とするものである。
一部を覆うように基板Ｉの表面にソルダーレジスト３を
塗布すると共にソルダーレジスト３て覆われない回路パ
ターン２の表面にメッキ層４を設けたプリント配線板に
おいて、ソルダーレジスト３とメッキ層４との境界部分
の回路パターン２の回路幅寸法を０．３ｍｍ以上に設定
して成ることを特徴とするものである。
本発明にあっては、ソルダーレジスト３とメッキ層４と
の境界部分の回路パターン２の回路幅寸法を０．３ｍｍ
以上に設定しであるために、この境界部分の回路幅が広
く、熱膨張率の差による応力が狭い幅に集中することか
なくなる。
の境界部分の回路パターン２の回路幅寸法を０．３ｍｍ
以上に設定しであるために、この境界部分の回路幅が広
く、熱膨張率の差による応力が狭い幅に集中することか
なくなる。
以下本発明を実施例によって詳述する。
基板ｌは樹脂積層板などて作成されるものであり、その
表面には銅箔等の金属箔をエツチング加工することによ
って、回路線ＩＯやランド１１等て形成される回路パタ
ーン２か設けである。 第１図は本発明の一実施例を示すものであり、直径の大
きい円形のランド１１と幅寸法か小さい回路線１０との
接続部１２をラント１１側か幅広て回路線１０側か幅狭
の扇形に形成しである。そしてランド１１の部分を除い
て回路線１０の部分を覆うように基板１の表面にソルダ
ーレジスト３を印刷して塗布し、第４図に示すようにソ
ルダーレジスト３で被覆されないランド１１の部分の表
面にニッケルメッキや金メッキなどを施してメッキ層４
を形成する。このとき、ソルダーレジスト３とメッキ層
４との境界線か接続部１２の上にくるようにソルダーレ
ジスト３の印刷をおこなうようにしである。従って回路
パターン２における回路線ｌＯの幅寸法か０．２ｍｍ以
下でもソルダーレジスト３とメッキ層４との境界部分の
回路パターン２の幅寸法Ｗを接続部１２によって０．３
ｍｍ以上に設定することができるものである。そしてこ
のようにソルダーレジスト３とメッキ層４との境界部分
の回路パターン２の幅寸法Ｗを０．３ｍｍ以上に設定す
ることによって、ソルダーレジスト３とメッキ層４との
境界部分の回路幅を広くすることができ、メッキ層４を
設けた部分とメッキ層４を設けない部分との間の熱膨張
率の差による応力が狭い幅の部分に集中することかなく
なり、この結果、熱膨張率の差に起因した断線か発生す
ることを低減することかできることになるものである。 ソルダーレジスト３とメッキ層４との境界部分の回路パ
ターン２の幅寸法Ｗか０．３ｍ以下であると、断線の発
生を低減する効果を十分に得ることかできない。 第２図の実施例では、回路パターン２の回路線１０を０
．３ｍｍ以上の広い幅寸法で作成してあり、この回路線
ＩＯの幅寸法に応して、ソルダーレジスト３とメッキ層
４との境界部分の回路パターン２の幅寸法Ｗか０．３ｍ
ｍ以上に設定されるようにしである。 第３図の実施例では、回路パターン２の回路線ｌＯを端
部に端子部１３を設けて形成してあり、この回路線ＩＯ
にはソルダーレジスト３とメッキ層４との境界になる部
分に幅広部１４が設けである。この幅広部Ｉ４は幅寸法
か０．３ｍｍ以上に設定してあり、この幅広部１４の幅
寸法に応じて、ソルダーレジスト３とメッキ層４との境
界部分の回路パターン２の幅寸法Ｗか０．３ｍｍ以上に
設定されるようにしである。
表面には銅箔等の金属箔をエツチング加工することによ
って、回路線ＩＯやランド１１等て形成される回路パタ
ーン２か設けである。 第１図は本発明の一実施例を示すものであり、直径の大
きい円形のランド１１と幅寸法か小さい回路線１０との
接続部１２をラント１１側か幅広て回路線１０側か幅狭
の扇形に形成しである。そしてランド１１の部分を除い
て回路線１０の部分を覆うように基板１の表面にソルダ
ーレジスト３を印刷して塗布し、第４図に示すようにソ
ルダーレジスト３で被覆されないランド１１の部分の表
面にニッケルメッキや金メッキなどを施してメッキ層４
を形成する。このとき、ソルダーレジスト３とメッキ層
４との境界線か接続部１２の上にくるようにソルダーレ
ジスト３の印刷をおこなうようにしである。従って回路
パターン２における回路線ｌＯの幅寸法か０．２ｍｍ以
下でもソルダーレジスト３とメッキ層４との境界部分の
回路パターン２の幅寸法Ｗを接続部１２によって０．３
ｍｍ以上に設定することができるものである。そしてこ
のようにソルダーレジスト３とメッキ層４との境界部分
の回路パターン２の幅寸法Ｗを０．３ｍｍ以上に設定す
ることによって、ソルダーレジスト３とメッキ層４との
境界部分の回路幅を広くすることができ、メッキ層４を
設けた部分とメッキ層４を設けない部分との間の熱膨張
率の差による応力が狭い幅の部分に集中することかなく
なり、この結果、熱膨張率の差に起因した断線か発生す
ることを低減することかできることになるものである。 ソルダーレジスト３とメッキ層４との境界部分の回路パ
ターン２の幅寸法Ｗか０．３ｍ以下であると、断線の発
生を低減する効果を十分に得ることかできない。 第２図の実施例では、回路パターン２の回路線１０を０
．３ｍｍ以上の広い幅寸法で作成してあり、この回路線
ＩＯの幅寸法に応して、ソルダーレジスト３とメッキ層
４との境界部分の回路パターン２の幅寸法Ｗか０．３ｍ
ｍ以上に設定されるようにしである。 第３図の実施例では、回路パターン２の回路線ｌＯを端
部に端子部１３を設けて形成してあり、この回路線ＩＯ
にはソルダーレジスト３とメッキ層４との境界になる部
分に幅広部１４が設けである。この幅広部Ｉ４は幅寸法
か０．３ｍｍ以上に設定してあり、この幅広部１４の幅
寸法に応じて、ソルダーレジスト３とメッキ層４との境
界部分の回路パターン２の幅寸法Ｗか０．３ｍｍ以上に
設定されるようにしである。
上述のように本発明にあっては、ソルダーレジストとメ
ッキ層との境界部分の回路パターンの回路幅寸法を０．
３ｍｍ以上に設定するようにしたので、ソルダーレジス
トとメッキ層との境界部分の回路幅が広くなり、メッキ
層を設けた部分とメッキ層を設けない部分との間の熱膨
張率の差による応力が狭い幅の部分に集中することかな
くなって、熱膨張率の差に起因した断線か発生すること
を低減することができるものである。
ッキ層との境界部分の回路パターンの回路幅寸法を０．
３ｍｍ以上に設定するようにしたので、ソルダーレジス
トとメッキ層との境界部分の回路幅が広くなり、メッキ
層を設けた部分とメッキ層を設けない部分との間の熱膨
張率の差による応力が狭い幅の部分に集中することかな
くなって、熱膨張率の差に起因した断線か発生すること
を低減することができるものである。
第１図は本発明の一実施例の一部の平面図、第２図は同
上の他の実施例の一部の平面図、第３図は同上のさらに
他の実施例の一部の平面図、第４図は同上の断面図、第
５図は従来例の一部の平面図である。 ｌは基板、２は回路パターン、３はソルダーレジスト、
４はメッキ層である
上の他の実施例の一部の平面図、第３図は同上のさらに
他の実施例の一部の平面図、第４図は同上の断面図、第
５図は従来例の一部の平面図である。 ｌは基板、２は回路パターン、３はソルダーレジスト、
４はメッキ層である
Claims (1)
- （１）基板の表面に形成される回路パターンの一部を覆
うように基板の表面にソルダーレジストを塗布すると共
にソルダーレジストで覆われない回路パターンの表面に
メッキ層を設けたプリント配線板において、ソルダーレ
ジストとメッキ層との境界部分の回路パターンの回路幅
寸法を０．３ｍｍ以上に設定して成ることを特徴とする
プリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32675190A JPH04192594A (ja) | 1990-11-27 | 1990-11-27 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32675190A JPH04192594A (ja) | 1990-11-27 | 1990-11-27 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04192594A true JPH04192594A (ja) | 1992-07-10 |
Family
ID=18191279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32675190A Pending JPH04192594A (ja) | 1990-11-27 | 1990-11-27 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04192594A (ja) |
-
1990
- 1990-11-27 JP JP32675190A patent/JPH04192594A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102901557B1 (ko) | 배선 회로 기판의 제조 방법 | |
| US20220240390A1 (en) | Printed circuit board and method of fabricating the same | |
| KR19980064450A (ko) | 전자 회로에 금속제 스탠드-오프를 형성하는 공정 | |
| US6512185B2 (en) | Printed-wiring board | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| JP2000091722A (ja) | プリント配線板及びその製造方法 | |
| JPH0268988A (ja) | 表面実装プリント配線板 | |
| JPH0528918B2 (ja) | ||
| JPH04192594A (ja) | プリント配線板 | |
| JPH0621628A (ja) | 印刷配線板 | |
| JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
| JPH0260185A (ja) | 回路基板 | |
| JPH07142821A (ja) | プリント配線板 | |
| JPH02206193A (ja) | 補助パターンを有するプリント配線板 | |
| JPH03245593A (ja) | プリント配線板の製造方法 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JP4306155B2 (ja) | 電子部品構成体 | |
| JPH11145607A (ja) | 印刷回路基板におけるはんだ絶縁膜の形成方法及びこの方法によって製造された印刷回路基板 | |
| JPH02148884A (ja) | 電子部品塔載ランドとその形成方法 | |
| JPH01183192A (ja) | フレキシブルプリント配線板およびその製造方法 | |
| JPH01795A (ja) | 多層プリント配線板 | |
| JPH0231871B2 (ja) | ||
| JPH0739258Y2 (ja) | 基板のエッジにおける端子構造 | |
| JPH08172256A (ja) | プリント配線板及びその製造方法 | |
| JP2851148B2 (ja) | 印刷配線板 |