JPH04196085A - 電磁調理器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業−にの利用分野】

この発明は、電磁調理器に関する。

【従来の技術】

第６図は一般的な電磁調理器の外観図である。 この電磁調理器はトッププレーＨ上に強磁性体で出来た
鍋等（図示せず）を載せ、内部のコイルに、）二って変
動磁界を発生して上記鍋等に誘導電流を発生させ、その
誘導電流によるジュール熱によって被調理物を加熱する
ようになっている。加熱の強度は加熱ツマミ２を左右に
スライドさせることにより加減できろ。 第７図は従来の電磁調理器の回路構成を示すブロック図
である。 この電磁調理器は商用電源３にヒコーズＦ１バリスタＶ
Ｒ８、雑音防止用コンデンサＣＩ、入力端子検出用カレ
ントトランスＣ１’ｌを介して整流ダイオードＤＩを接
続し、この整流ダイオードＩ）ｌとその２次側に接続し
たチョークコイルＬ１および平滑コンデンサＣ２によっ
て」〕記商用電椋を整流平滑するようになっている。そ
して、この整流平滑した電圧をパワートランジスタＱ１
を介して加熱コイル■、２と共振用コンデンサＣ３から
なる共振回路に供給するようになっている。 上記パワートランジスタＱ１のベースにはドライブパル
ス発生回路８で発生した所定の時間幅のドライブパルス
がドライブ回路７を介して供給される。上記ドライブパ
ルス発生回路８は、タイミング信号発生回路９が上記加
熱コイルＬ２に結合して巻かれた二次コイルＬ５に誘起
した電圧に基づいて発生したタイミング信号をうけて、
上記ドライブパルスを発生する。そして、このドライブ
パルスの時間幅は、制御回路Ｉ２が、第６図の加熱ツマ
ミ２と連動するスライドＶＲ４の抵抗４２の抵抗値と、
ＣＴ＋によりＣＴＩ整流回路１０を介して検出した電流
値と、ＣＴ２によりＣＴ２整流回路ＩＩを介して検出し
た電流値とに基づいて制御する。上記加熱ツマミ２を”
切”の位置にすると電源回路１３に接続されたスライド
抵抗４内のスイッチ４１は“開”の状態になり、ドライ
ブパルス発生回路８からのドライブパルスの発生は停止
され、加熱が停止される。また、上記電源回路１３に接
続された排気用のファンモータ５も停止する。 第８図は第７図の回路の主要部分を具体的に示した回路
図である。この第８図において、ＴＩは制御回路用電源
トランス、Ｄ２０は制御回路用整流ダイオード、Ｃ２０
は制御回路用平滑コンデンサである。また、Ｒ２３，Ｒ
２２は分圧用抵抗、Ｄ９．Ｄ８はクランプダイオード、
ＩＣＩ、ＩＣ２゜ＩＣ３はアナログコンパレータ、Ｃ１
８，ＣＩ２は正帰還用コンデンサ、Ｒ２＋、ＲＩ２は正
帰還用抵抗、Ｒ２０，Ｒ１６，Ｒ］９は負荷抵抗、Ｃ１
７は結合用コンデンサである。また、Ｒ１＋は充電用抵
抗、Ｄ４は放電用ダイオード、ＣＩ５は充電用コンデン
サ、Ｒ１７，Ｒ１３，Ｒ３３，Ｒ２６は分圧抵抗である
。また、ドライブ回路７のＲ７゜Ｒ５，Ｒ４は動作安定
用抵抗、Ｑ　５　、Ｑ　２は増幅用トランジスタ、Ｒ８
はベース電流限流抵抗、Ｄ３はダイオード、Ｒ６，ｒ（
１０はバイアス抵抗、Ｃ４はスピードアップコンデンサ
、Ｄ２は逆電圧保護用ダイオード、Ｑ４．Ｑ３は蓄積電
荷放電用トランジスタである。 上記構成において、いま、電源を投入することにより、
イニシャルリセット回路（図示せず）の働きによって最
初のドライブパルスがＱｌに供給され、Ｑｌのコレクタ
とエミッタが導通し、Ｌ　２に電流が流れる。この電流
はＬ　２と共振コンデンサＣ３により振動電流となる。 第９図の（Ａ）にＱｌのコレクタ電圧を示す。このコレ
クタ電圧は、電油電圧の尖頭値に略等しい１４０Ｖライ
ンを基準に変動する。すなわち、Ｑｌのオンにより１４
０Ｖ以下に急激に低下し、Ｑｌのオフにより徐々に上昇
して１４０ｖラインを越えたのち１４０Ｖに収束しよう
とするが、再びＱｌのオンにより低下し、以下同様の変
動を繰り返す。上記し２を流れる振動電流により変動磁
界が発生し、トッププレート１上に置かれた鍋等の強磁
性体６（第７図）に誘導電流を発生し、その誘導電流に
よるジュール熱によって被調理物の加熱を行う。 上記変動磁界によってＲ５に誘起された電圧はタイミン
グ信号発生回路９のＲ２３とＲ２２の分圧を通してＩＣ
Ｉの非反転入力に印加される。このとき、ＩＣＩの非反
転入力はＤ９によってＧｎｄにクランプされているため
第９図（Ｂ）の波形となる。また、ＩＣＩの反転入力は
Ｇｎｄに固定されているため、（Ｃ）に示すＩＣＩの出
力波形は、（Ｂ）の波形のＧｎｄｎ付点でＬｏｗ（ロー
）になる。上記出力（Ｃ）はＣＩ７を通って波形（Ｄ）
となり、ｌＣ２で構成される発振回路へ供給される。こ
のＩＣ２の非反転入力はＲ１７，ＲＩ３の分圧に固定さ
れているがＲＩ２により正帰還がかけられている。 一方、ＩＣ２の反転入力は出力端子からＲ１１でＣ１５
に充電された電圧であるため、全体として（Ｅ）に示す
ような鋸歯状波を発振する。 上記鋸歯状波（Ｅ）はＩＣ３で構成されるドライブパル
ス発生回路８の反転入力へ供給される。ｌＣ３の非反転
入力は所定の値（Ｆ）に固定されているためその値に応
じた時間幅のパルス（Ｇ）を発生する。ここでは、（Ｆ
）の値としてＲ２６とＲ３３による分圧で示したが、実
際には第７図に示した制御回路１２がスライド抵抗４２
の抵抗値とＣ′Ｆ＋　、ＣＴ　２を介して検出した電流
値とに基づいて制御するようになっている。 このパルス（Ｇ）はＱ２〜Ｑ５で構成されるドライブ回
路７を通してＱｌのベースに供給され、Ｑｌのコレクタ
とエミッタが導通し、以後次の周期に入り上記と同様の
動作を繰り返す。

【発明が解決しようとする課題】

ところで、」二部従来の電磁調理器は、パワートランジ
スタＱ１を駆動するためのタイミングを検出する回路お
よびその検出結果に基づいてタイミング信号を発生ずる
回路（第７図におけるＬ５およびタイミング信号発生回
路９）がアナロク回路によって構成されているためＩＣ
化が難しく、設計が困難であることが問題視されていた
。また、帰還電圧が人力されて初めて動作可能になるた
めに、どうしても動作が遅れ気味となるため、全ての回
路に高速動作が必要とされていた。他方、コンデンサや
抵抗器を多数必要としたり、タイミング精度を要求され
るために加熱コイルに二次コイルを必要とするなど、コ
ストダウンの要請にも応え難いものであった。 また、第１０図はパワートランジスタＱ＋を−・週期の
み駆動したときのＶｃｅ波形を示したものであるが、駆
動を停止したときから振幅が減少するため、Ｌ　２とＣ
３の共振波形は減衰振動を行っていることが分かる。こ
の減衰の程度は負荷とじて載置される鍋などのエネルキ
ー吸収程度により異なる。そのため、一定のスレッン：
ルベルを持った単純なコンパレータではＱｌの駆動タイ
ミンクを判別し得ないという問題がある。 そこで、この発明の目的は、パワートランジスタＱｌを
駆動ローるためのタイミングを検出する回路やその検出
結果に基づいてタイミング信号を発生４゛る回路をデジ
タル化することに、）；って上記問題点をなくすように
した電磁調理器を提供することにある。

【課題を解決するだめの手段】

上記目的を達成するため、第１の発明は、コイルとコン
デンサからなる共振回路にスイッチング素子を介して直
流電圧を印加し、上記スイッチング素子を駆動すること
により上記コイルに変動磁界を発生させて、トッププレ
ート」−に載置された強磁性体の被加熱物を加熱する一
方、上記共振回路の」二部スイッヂンク素子側の電圧の
」１昇期間と下降期間を交互に示す周期信号を生成し、
その周期信号に暴づいて上記スイッチング素子の駆動タ
イミノジを検出し、検出した駆動タイミングで上記スイ
ッヂング素子を駆動すると共に、」二部スイッヂング素
子の導通時間を加熱強度設定手段の設定加熱強度に基づ
いて制御するようにした電磁調理器において、上記共振
回路の上記スイッチング素子側の電圧力月−り勾配にあ
るか下り勾配にあるかを検出して、上り勾配にある場合
にハイまたはローのいずれか一方の信号を出力し、下り
勾配にある場合にローまたはハイのいずれか他方の信号
を出力する傾き検出回路を備え、」二部スイッヂング素
子側の電圧が下り勾配から上り勾配に変化したときに上
記スイッヂング素子を駆動するようにしたことを特徴と
している。 また、第２の発明は、コイルとコンデンサからなる共振
回路にスイッチング素子を介して直流電圧を印加し、上
記スイッチング素子を駆動することにより上記コイルに
変動磁界を発生させて、トッププレート上に載置された
強磁性体の被加熱物を加熱ケる一方、上記共振回路の上
記スイッチング素子側の電圧の上昇期間と下降期間を交
互に示す周期信号を生成し、その周期信号に基づいて」
〕記スイノヂング素子の駆動タイミングを検出し、検出
した駆動タイミンつて」二部スイッヂング素子を駆動す
ると共に、−、ｈ記スイソヂング素子の導通時間を加熱
強度設定手段の設定加熱強度に基づいて制御するように
した電磁調理器において、上記周期信号をうυて、上記
周期信号が−に昇期間を表している間はカウントアツプ
し、上記周期信号が下降期間を表している間はカウント
タウンするアップダウンカウンタと、」二足ア・ンブダ
ウンプノウンタがカランｌ−したカウント値を基準値と
比較して、上記アップダウンカウンタがカウントアツプ
して上記基準値をカウントシたときにハイまたはローの
いずれか一方の信号を出力し、上記アップダウンカウン
タがカウントダウンして」二部基準値迄カウントしたと
きにローまたはハイのいずれか他方の信号を出力するデ
ジタルコンパレータとを備え、上記アップダウンカウン
タがカウントダウンして」〕記基準値迄カウントシたと
きに上記スイッチング素子を駆動するようにしたことを
特徴としていまた、第３の発明は、コイルとコンデンサ
からなる共振回路にスイッチング素子を介して直流電圧
を印加し、上記スイッチング素子を駆動することにより
上記コイルに変動磁界を発生させて、トッププレート上
に載置された強磁性体の被加熱物を加熱する一方、上記
共振回路の上記スイッチング素子側の電圧の上昇期間と
下降期間を交互に示す周期信号を生成し、その周期信号
に基づいて上記スイッチング素子の駆動タイミングを検
出し、検出した駆動タイミングで上記スイッチング素子
を駆動すると共に、上記スイッチング素子の導通時間を
加熱強度設定手段の設定加熱強度に基づいて制御するよ
うにした電磁調理器において、上記共振回路の上記スイ
ッチング素子側の電圧が上り勾配にあるか下り勾配にあ
るかを検出して、上り勾配にある場合にハイまたはロー
のいずれか一方の信号を出力し、下り勾配にある場合に
ハイまたはローのいずれか他方の信号を出力する傾き検
出回路と、上記傾き検出回路の出力信号をうけて、上記
共振回路の上記スイッチング素子側の電圧が」二り勾配
にある場合にカウントアツプし、下り勾配にある場合に
カウントダウンするアップダウンカウンタと、上記アッ
プダウンカウンタがカウントしたカウント値を基準値と
を比較して、上記アップダウンカウンタがカウントアツ
プして上記基準値をカウントシたときにハイまたはロー
のいずれか一方の信号を出力し、上記アップダウンカウ
ンタがカウントダウンして上記基準値迄をカウントした
ときにローまたはハイのいずれか他方の信号を出力する
デジタルコンパレータとを備え、上記アップダウンカウ
ンタがカウントダウンして上記基準値迄カウントしたと
きに上記スイッチング素子を駆動するようにしたことを
特徴としている。

【作用】

第１の発明においては、傾き検出回路が、コイルとコン
デンサからなる共振回路の上記スイッヂング素子側の電
圧が上り勾配にあるか下り勾配にあるかを検出して、上
り勾配にある場合にハイまたはローのいずれか一方の信
号を出力し、下り勾配にある場合にハイまたはローのい
ずれか他方の信号を出力し、上記スイッチング素子側の
電圧が下り勾配から上り勾配に変化したときに上記スイ
ッチング素子を駆動する。 上記傾き検出回路はＩＣ化が容易であり、従来のタイミ
ング信号発生回路のようにコンデンサや抵抗器を殆ど必
要とせず、また、二次コイルも必要としないため、大幅
なコストダウンが可能となる。 また、第２の発明においては、アップダウンカウンタが
、共振回路のスイッチング素子側の電圧の上昇期間と下
降期間を交互に示す周期信号をうけて、その周期信号が
上昇期間を表している間はカウントアツプし、下降期間
を表している間はカウントダウンし、デジタルコンパレ
ータが、上記アップダウンカウンタがカウントしたカウ
ント値を基準値（機種、回路構成、使用部品等によって
予め定められる）と比較して、上記アップダウンカウン
タがカウントアツプして上記基準値をカウントしたとき
にハイまたはローのいずれか一方の信号を出力し、上記
アップダウンカウンタがカウントダウンして上記基準値
迄カウントしたときにローまたはハイのいずれか他方の
信号を出力し、上記アップダウンカウンタがカウントダ
ウンして上記基準値迄カウントしたときに上記スイッチ
ング素子を駆動する。 このように、アップダウンカウンタがカウントダウンし
て基準値迄カウントすることに」こりスイッチング素子
の駆動タイミングを検出するようにしているので、スイ
ッチング素子の動作遅れ時間などの回路動作の遅れによ
る駆動タイミングの遅れが生じることがない。 また、上記アップダウンカウンタ、デジタルコンパレー
タ等はＩＣ化が容易であり、従来例のようにコンデンサ
や抵抗器を殆ど必要とせず、大幅なコストダウンが可能
となる。 また、第３の発明においては、傾き検出回路が、コイル
とコンデンサからなる共振回路のスイッチング素子側の
電圧が上り勾配にあるか下り勾配にあるかを検出して、
上り勾配にある場合にハイまたはローのいずれか一方の
信号を出力し、下り勾配にある場合にハイまたはローの
いずれか他方の信号を出力し、アップダウンカウンタが
、上記傾き検出回路の出力信号をうけて、上記共振回路
の上記スイッチング素子側の電圧が上り勾配にある場合
にカウントアツプし、下り勾配にある場合にカラン）・
ダウンする。そして、デンタルコンパレータが、」二足
アップダウンカウンタがカウントしたカウント値を基準
値とを比較して、上記アツブダウンカウンタがカウント
アツプして」二足基準値をカウントしたときにハイまた
はローのいずれか一方の信号を出力し、上記アップダウ
ンカウンタがカウントダウンして上記基桑値迄をカウン
トシたときにローまたはハイのいずれか他方の信号を出
力する。そして、上記アツブダウンカウンタがカウント
ダウンして上記基準値迄カウントシたときに上記スイッ
ヂング素子を駆動する。 従って、第１の発明の効果に加えて第２の発明の効果を
備えることができ、駆動タイミングの遅れを生じること
なく、−層大幅なコストダウンが可能となる。

【実施例】

以下、この発明を図示の実施例ににり詳細に説明オろ。 第１図はこの発明の一実施例の回路構成を示すブロック
図である。 本実施例の電磁調理器は、第７図に示す従来の電磁調理
器に対して、タイミンク信号発生回路９の代わりに傾き
検出回路１４および駆動タイミング検出回路１５を備え
、更に、二次コイル［７５を取りやめて、共振回路の電
圧の検出を二次コイルＴ、　５を介さずに直接行うＪ：
うにしたものであり、その他の構成は従来例と同じであ
る。同一構成品には同一符号を付して説明を省略する。 第２図は−上記傾き検出回路１４の具体的な回路図であ
る。 コノ第２図におイテ、Ｉ　Ｃ４、ｒ　Ｃ５、Ｉ　Ｃ６は
バッファアンプ、ＩＣ７はアナログコンパレータ、ＩＣ
８はＤ７リツプ’７　Ｕ　ツブ、ＩＣ９，ＩＣｌ０はア
ナログスイッヂ、Ｃｌ００．Ｃｌ０Ｉは保持コンデンサ
である。上記ＩＣｌ０．Ｃｌ０ＩおよびＩＣ６と、ＩＣ
９，Ｃ１００およびＩＣ５はそれぞれサンプルホールド
回路を構成している。 この傾き検出回路には、第３図の（Ａ）、（Ｈ）、（ｒ
）。 （、Ｊ）に示す電圧および信号が入力される。（Ａ）は
ＩＣ４の非反転入力に入力されるパワートランジスタＱ
１のコレクタ電圧、（１１）はＩＣ９を駆動するサンプ
ルクロック、（Ｉ）はＩＣｌ０を駆動するサンプルクロ
ック、（、■）は丁Ｃ８に入力されるラッチパルスであ
る。 上記コレクタ電圧波形（Ａ）はＩＣ４によりインピーダ
ンス変換が行なわれ、上記二組のサンプルボールド回路
に電圧を供給する。一方、サンプルクロック（ト■）の
レベルがハイ（Ｉ（ｉｇｈ）になることによりＩＣ９が
導通し、Ｃ１００に（Ａ）波形を充電する。ザンプリン
グ時間経過後、（ｒ［）はロー（Ｌｏｗ）となりＩＣ９
が遮断し、Ｃ１００に充電した電圧をＩＣ５から出力す
る。ＩＣＩ　Ｏ，ＣＩ　０１．ＩＣ６ににり構成される
サンプルホールド回路はサンプルクロック（Ｔ−１）と
時間差を持ったザンプルクロッり（Ｄにより上記と同様
の動作を行う。その結果、２種類の、時間差のあるザン
ブリング波形（Ｋ）、（Ｌ）が生成され、それらの波形
を＋０７で比較し、ＩＣ８でラッチパルス、■の立ら」
−かりによりラッチすることにより上り勾配であるか下
り勾配であるかを判別する。そして、ＩＣ８の出力（Ｍ
）を上り勾配のときはローにし、下り勾配のときはハイ
にする。 第４図は駆動タイミング検出回路Ｉ５の具体的な回路図
であり、第５図はこの駆動タイミング検出回路の各部の
波形を示す図である。 第４図において、ＩＣＩ＋、’ＩＣ＋２はアップダウン
カウンタ、ＩＣ＋３はアントゲ−）・、ＩＣ＋４．ＩＣ
ｌ３はデジタルコンパレータである。 また、信号（Ｎ）はイニシャルリセット回路（図示せず
）からの信号および直前の周期のパワートランジスタ駆
動波形に同期した信号であり、カウンタをリセットする
ものである。信号（０）はカウントアツプまたはカウン
トダウン用のクロック信号である。また、傾き検出回路
の出力（Ｍ）はＩＣＩ１およびＩＣ１２のカウントを制
御し、ローがアップカウントであり、ハイがダウンカウ
ントである。 また、（Ｐ）はカウンタのカウント値であり１６進で表
した８ビツトデータ、（Ｑ）はコンパレータに与えられ
る基準値（ここでは１６進で３０）、（Ｒ）はコンパレ
ータの出力である駆動タイミング信号である。上記基準
値は、機種、回路構成、使用部品等によって予め定めら
れた値である。また、出力設定値は第１図に示す制御回
路１２がスライド抵抗４２の抵抗値（すなわち、加熱強
度）と、ＣＴｌおよびＣＴ２からの電流値等とに基づい
て設定し、ドライブパルス発生回路８に与えるようにな
っている。 いま、直前の周期のパワートランジスタ駆動波形に同期
した信号でカウンタＩＣＩＩｊＣＩ２がリセットされた
とすると、その後に人力される（Ｍ）がローのため、ま
ず上り勾配の時間に相当するカウント値を得る。ここで
は１６進で８１を得る。その後コレクタ電圧波形が下り
勾配になり、（Ｍ）がハイになるため、」二足の値から
ダウンカウントを行う。 デジタルコンパレータＩ　Ｃ］　４．　、　Ｉ　Ｃ１５
は」二足カウンタＴＣＩＩ、ＩＣＩ２からの出力（Ｐ）
と比較用データ（Ｑ）とを比較し、カウントアツプした
ときのカウント値が上記基準値を越えたときに出力（Ｒ
）をハイにし、カウントダウンに移ってからのカウント
値が上記基準値と等しくなったときに出力（ｒ（）をロ
ーにする。 そして、第１図に示すドライブパルス発生回路８は、上
記デジタルコンパレータの出力（Ｒ）をうけて、その出
力（Ｒ）が立ち下がるエツジにより、そのドライブパル
スカウンタがカウントを開始する。このドライブパルス
カウンタは、上記制御回路１２によって与えられた出力
設定値をカウントする期間だけ出力がローとなるように
構成されている。ドライブパルス発生回路８は上記ドラ
イブパルスカウンタの出力がローの間だけパワートラン
ジスタＱ１を導通させるための駆動信号をドライブ回路
７を介してＱ＋のベースに供給する。 このように、傾き傾斜回路１４がコレクタ電圧の波形が
上り勾配にあるか下り勾配にあるかを検出して、上り勾
配にある場合にロー、下り勾配にある場合にハイとなる
信号（Ｍ）を出力し、アップダウンカウンタＩｃＩＩ、
ＩＣ１２が上記信号（Ｍ）がローのときにカウントアツ
プし、ハイのときにカウントダウンしてそのカウント値
（Ｐ）を出力し、デジタルコンパレータＩＣ１４，ＩＣ
ｌ３がカウントアツプしてからカウントダウンに移った
ときに予め設定された基準値迄カウントすることにより
スイッチング素子の駆動タイミングを検出するようにし
ているので、スイッチング素子の動作遅れ時間などの回
路動作の遅れによる駆動タイミングの遅れが生じること
がない。 また、上記傾き検出回路１４、アップダウンカウンタＴ
ＣＩＩ、ＩＣＩ２、デジタルコンパレータＩＣ１４，Ｉ
Ｃｌ３はＩＣ化が可能であり、コンデンサや抵抗器を殆
ど必要とせず、また、二次コイルも必要としないため、
従来例に比べて設計が容易となり、また、大幅なコスト
ダウンが可能となる。

【発明の効果】

以上より明らかなように、第１の発明の電磁調理器は、
コイルとコンデンサからなる共振回路の上記スイッチン
グ素子側の電圧が上り勾配にあるか下り勾配にあるかを
検出して、上り勾配にある場合にハイまたはローのいず
れか一方の信号を出力し、下り勾配にある場合にハイま
たはローのいずれか他方の信号を出力する傾き検出回路
を備えて、」二足スイッチング素子側の電圧が下り勾配
から上り勾配に変化したときに上記スイッチング素子を
駆動するようにしているので、回路のＩＣ化が容易とな
り、部品点数を削減でき、二次コイルも必要としないた
め、大幅なコストダウンが可能となる。 また、第２の発明の電磁調理器は、コイルとコンデンサ
からなる共振回路のスイッチング素子側の電圧の上昇期
間と下降期間を交互に示す周期信号をうけて、その周期
信号が上昇期間を表している間はカウントアツプし、下
降期間を表している間はカウントダウンするアップダウ
ンカウンタと、上記アップダウンカウンタがカウントし
たカウント値を基準値と比較して、」二足アップダウン
カウンタがカウントアツプして上記基準値をカウントし
たときにハイまたはローのいずれか一方の信号を出力し
、上記アヅプダウンカウンタがカウントダウンして上記
基準値迄カウントしたときにローまたはハイのいずれか
他方の信号を出力するデジタルコンパレータとを備え、
−上記アソプグウンカウンタがカウントダウンして上記
基孕値迄カウントシたときに上記スイッヂング素子を駆
動するようにしているので、スイッチング素子の動作遅
れ時間などの回路動作の遅れによる駆動タイミングの遅
れが生じることがない。また、上記アップダウンカウン
タやデジタルコンパレータ等はＩＣ化が容易であり、部
品点数を削減でき、大幅なコストダウンが可能となる。 また、第３の発明の電磁調理器は、コイルとコンデンサ
からなる共振回路のスイッチング素子側の電圧が上り勾
配にあるか下り勾配にあるかを検出して、上り勾配にあ
る場合にハイまたはローのいずれか一方の信号を出力し
、下り勾配にある場合にハイまたはローのい４゛れか他
方の信号を出力する傾き検出回路と、上記傾き検出回路
の出力信号をう（Ｊて、−１−記共振回路のに記スイッ
チング素子側の電圧が上り勾配にある場合にカウントア
ツプし、下り勾配にある場合にカウントダウンするアッ
プダウンカウンタと、上５己アップダウンカウンタがカ
ウントしたカウント値を基準値とを比較して、上記ア、
ツブダウンカウンタがカウントア・ツブして上記基準値
をカウントしたときにハイまたはローのいずれか一方の
信号を出力し、上記アツブダウンカウンタがカウントダ
ウンして上記基準値迄をカウントしたときにローまたは
ハイのいずれか他方の信号を出力するデジタルコンパレ
ータとを備え、上記アップダウンカウンタがカウントダ
ウンして上記基準値迄カウントしたときに上記スイッチ
ング素子を駆動するようにしているので、 上記第１の発明の効果に加えて第２の発明の効果を備え
ることができ、駆動タイミングの遅れを生じることなく
、−層犬幅な＝１ストダウンが可能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例の回路構成を示すブロック
図、第２図は上記実施例にお（ジる傾き検出回路の具体
的な回路図、第３図は第２図の各部の波形図、第４図は
上記実施例にお（Ｊる駆動タイミング検出回路の具体的
な回路図、第５図は」二足駆動タイミング検出回路の動
作説明図、第６図は一般的な電磁調理器の外観図、第７
図は従来例の回路構成を示すブロック図、第８図は上記
従来例の主要部の具体的な回路図、第９図は第８図の各
部の波形図、第１０図は上記実施例におけるパワートラ
ンジスタを一周期のみ駆動したときのＶｃｅ波形を示す
図である。 ４・・・スライドＶＲ１６・・・強磁性体の鍋、７・・
・ドライブ回路、８・・ドライブパルス発生回路、Ｉ２
・・制御回路、１４・傾き検出回路、＋５・・駆動タイ
ミング検出回路、Ｌ２　・加熱コイル、Ｃ３共振コンデ
ンサ、Ｑｌ　　パワートランジスタ、ＩＣＩ　ＩｊＣＩ
２−　アップダウンカウンタ、ＩＣ＋４．、ＩＣＩ５・
・デジタルコンパレータ。

Claims (3)

【特許請求の範囲】
1. （１）コイルとコンデンサからなる共振回路にスイッチ
   ング素子を介して直流電圧を印加し、上記スイッチング
   素子を駆動することにより上記コイルに変動磁界を発生
   させて、トッププレート上に載置された強磁性体の被加
   熱物を加熱する一方、上記共振回路の上記スイッチング
   素子側の電圧の上昇期間と下降期間を交互に示す周期信
   号を生成し、その周期信号に基づいて上記スイッチング
   素子の駆動タイミングを検出し、検出した駆動タイミン
   グで上記スイッチング素子を駆動すると共に、上記スイ
   ッチング素子の導通時間を加熱強度設定手段の設定加熱
   強度に基づいて制御するようにした電磁調理器において
   、 上記共振回路の上記スイッチング素子側の電圧が上り勾
   配にあるか下り勾配にあるかを検出して、上り勾配にあ
   る場合にハイまたはローのいずれか一方の信号を出力し
   、下り勾配にある場合にローまたはハイのいずれか他方
   の信号を出力する傾き検出回路を備え、 上記スイッチング素子側の電圧が下り勾配から上り勾配
   に変化したときに上記スイッチング素子を駆動するよう
   にしたことを特徴とする電磁調理器。
2. （２）コイルとコンデンサからなる共振回路にスイッチ
   ング素子を介して直流電圧を印加し、上記スイッチング
   素子を駆動することにより上記コイルに変動磁界を発生
   させて、トッププレート上に載置された強磁性体の被加
   熱物を加熱する一方、上記共振回路の上記スイッチング
   素子側の電圧の上昇期間と下降期間を交互に示す周期信
   号を生成し、その周期信号に基づいて上記スイッチング
   素子の駆動タイミングを検出し、検出した駆動タイミン
   グで上記スイッチング素子を駆動すると共に、上記スイ
   ッチング素子の導通時間を加熱強度設定手段の設定加熱
   強度に基づいて制御するようにした電磁調理器において
   、 上記周期信号をうけて、上記周期信号が上昇期間を表し
   ている間はカウントアップし、上記周期信号が下降期間
   を表している間はカウントダウンするアップダウンカウ
   ンタと、 上記アップダウンカウンタがカウントしたカウント値を
   基準値と比較して、上記アップダウンカウンタがカウン
   トアップして上記基準値をカウントしたときにハイまた
   はローのいずれか一方の信号を出力し、上記アップダウ
   ンカウンタがカウントダウンして上記基準値迄カウント
   したときにローまたはハイのいずれか他方の信号を出力
   するデジタルコンパレータとを備え、 上記アップダウンカウンタがカウントダウンして上記基
   準値迄カウントしたときに上記スイッチング素子を駆動
   するようにしたことを特徴とする電磁調理器。
3. （３）コイルとコンデンサからなる共振回路にスイッチ
   ング素子を介して直流電圧を印加し、上記スイッチング
   素子を駆動することにより上記コイルに変動磁界を発生
   させて、トッププレート上に載置された強磁性体の被加
   熱物を加熱する一方、上記共振回路の上記スイッチング
   素子側の電圧の上昇期間と下降期間を交互に示す周期信
   号を生成し、その周期信号に基づいて上記スイッチング
   素子の駆動タイミングを検出し、検出した駆動タイミン
   グで上記スイッチング素子を駆動すると共に、上記スイ
   ッチング素子の導通時間を加熱強度設定手段の設定加熱
   強度に基づいて制御するようにした電磁調理器において
   、 上記共振回路の上記スイッチング素子側の電圧が上り勾
   配にあるか下り勾配にあるかを検出して、上り勾配にあ
   る場合にハイまたはローのいずれか一方の信号を出力し
   、下り勾配にある場合にハイまたはローのいずれか他方
   の信号を出力する傾き検出回路と、 上記傾き検出回路の出力信号をうけて、上記共振回路の
   上記スイッチング素子側の電圧が上り勾配にある場合に
   カウントアップし、下り勾配にある場合にカウントダウ
   ンするアップダウンカウンタと、 上記アップダウンカウンタがカウントしたカウント値を
   基準値とを比較して、上記アップダウンカウンタがカウ
   ントアップして上記基準値をカウントしたときにハイま
   たはローのいずれか一方の信号を出力し、上記アップダ
   ウンカウンタがカウントダウンして上記基準値迄をカウ
   ントしたときにローまたはハイのいずれか他方の信号を
   出力するデジタルコンパレータとを備え、 上記アップダウンカウンタがカウントダウンして上記基
   準値迄カウントしたときに上記スイッチング素子を駆動
   するようにしたことを特徴とする電磁調理器。