JPS63169047A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63169047A JPS63169047A JP130487A JP130487A JPS63169047A JP S63169047 A JPS63169047 A JP S63169047A JP 130487 A JP130487 A JP 130487A JP 130487 A JP130487 A JP 130487A JP S63169047 A JPS63169047 A JP S63169047A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- bpsg
- grown
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 19
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 15
- 239000012298 atmosphere Substances 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 3
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- KQHXBDOEECKORE-UHFFFAOYSA-L beryllium sulfate Chemical compound [Be+2].[O-]S([O-])(=O)=O KQHXBDOEECKORE-UHFFFAOYSA-L 0.000 description 2
- 238000004043 dyeing Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 241000271935 Bitis Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１］産業上の利用分野〕
本発明は半導体装置に関し、特に眉間膜にＢＰ８Ｇ膜を
用いた半導体装置に関する。
用いた半導体装置に関する。
（従来の技術〕
従来、半導体装置の層間膜としてはＢｐ ｓ ｃ；膜が
一般に使用されている。
一般に使用されている。
１発明が解決しようとする問題点〕
かかる従来の層間膜の構造においては、層間Ｂ１）Ｓ
ＧＩｌｉのりフローとして、より低温の処理によって短
時間に層間膜の段差緩和のためのりフロー効果が得られ
るような水蒸気雰囲気中での熱処理が実施できない。す
なわち、水蒸気雰囲気中で熱処理を行うと、酸化種が容
易に［３ＰＳＧ膜を通り抜けＢｅＳＯ４摸より下層のシ
リコン基板および多結晶シリコン膜等を激しく酸化して
しまうため、実施できない。このため、従来の層間膜の
場りにはりフロー効果が少ないとわかっていても、窒素
雰囲気での熱処理が実施されてきた。このため、近年の
゛Ｌ導体装置のＶＪ３：ｉにおいては、低温化傾向に反
するという問題があった。
ＧＩｌｉのりフローとして、より低温の処理によって短
時間に層間膜の段差緩和のためのりフロー効果が得られ
るような水蒸気雰囲気中での熱処理が実施できない。す
なわち、水蒸気雰囲気中で熱処理を行うと、酸化種が容
易に［３ＰＳＧ膜を通り抜けＢｅＳＯ４摸より下層のシ
リコン基板および多結晶シリコン膜等を激しく酸化して
しまうため、実施できない。このため、従来の層間膜の
場りにはりフロー効果が少ないとわかっていても、窒素
雰囲気での熱処理が実施されてきた。このため、近年の
゛Ｌ導体装置のＶＪ３：ｉにおいては、低温化傾向に反
するという問題があった。
本発明の目的は、リフロー効果の高い■つより低温で短
時間に処理することができる半導体装置を提供すること
にある。
時間に処理することができる半導体装置を提供すること
にある。
１問題点を解決するための手段“１
本発明は層間膜としてＨＰ Ｓ Ｃ，膜を用いる半導体
装置において、［’ｉ ｒ’ Ｓ Ｇ膜と、このＢ Ｆ
’ Ｓ Ｇ ｌ漠により絶縁されている配線層と、前記
Ｂｐ ｓ ｃ；膜および前記配線層間で１つコンタクト
部を除く領域に一様に形成させた窒化膜とを含んで構成
される。
装置において、［’ｉ ｒ’ Ｓ Ｇ膜と、このＢ Ｆ
’ Ｓ Ｇ ｌ漠により絶縁されている配線層と、前記
Ｂｐ ｓ ｃ；膜および前記配線層間で１つコンタクト
部を除く領域に一様に形成させた窒化膜とを含んで構成
される。
すなわち、上述した従来のＢ ＩＴＩ Ｓ ｃ；膜のみ
による層間膜構造では゛ｉ導木装置の製逍染件、つまり
層間１摸のリフローのための熱処理染件を検討しなけれ
はならないのに対し、本発明ではその構造を絶縁用層間
膜と配線層との間にさらに一様になるような窒化膜を少
なくとも形成することにより解消させるらのである。
による層間膜構造では゛ｉ導木装置の製逍染件、つまり
層間１摸のリフローのための熱処理染件を検討しなけれ
はならないのに対し、本発明ではその構造を絶縁用層間
膜と配線層との間にさらに一様になるような窒化膜を少
なくとも形成することにより解消させるらのである。
（実施例ｊ
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第一の実施例を説明するための断面図
であり、特にｐ ｒｒ：ｉ Ｍ ＯＳ半導体装置の断面
の一部を模式的にあられしたものである。
であり、特にｐ ｒｒ：ｉ Ｍ ＯＳ半導体装置の断面
の一部を模式的にあられしたものである。
第１図に示すように、Ｎ型シリコン基板１１上に多結晶
シリコン１模１５をゲーＩ・材料としたＰ型ＭＯ８上に
酸１ヒ膜１６．窒化膜１７を成長させ、−εの１．に口
Ｐ Ｓ Ｇ膜１８を成長させた構造である。尚、＝１ン
タク１一部１９では窒化膜１７の一部に＝１ンタクＩ・
と同形で穴がおいているが、それ以外α）部分では必ら
ずＢ ｒ）ＳＧ膜１８より下層に窒（ヒＩｔｓ！１７を
形成する。
シリコン１模１５をゲーＩ・材料としたＰ型ＭＯ８上に
酸１ヒ膜１６．窒化膜１７を成長させ、−εの１．に口
Ｐ Ｓ Ｇ膜１８を成長させた構造である。尚、＝１ン
タク１一部１９では窒化膜１７の一部に＝１ンタクＩ・
と同形で穴がおいているが、それ以外α）部分では必ら
ずＢ ｒ）ＳＧ膜１８より下層に窒（ヒＩｔｓ！１７を
形成する。
次に、かかる第一の実施例の製造工程について説明する
。まづ、Ｎ型シリコン基板１１−ヒにＬＯＬ： ＯＳ法
により厚いフィールド酸化膜１３として８ ［） ０
［’１人程度の膜を熱酸化により形成した後、ゲート酸
化膜１４として４００人程変力膜を熱酸１ヒにより成長
させる。次に、全面に不純物を導入した一２結晶シリコ
ン膜を成長させ、ＰＲ技術によりデー１〜金属及び配線
部用に前記多結晶シリコン膜をバターニング後、多結晶
シリコン膜１５を形１」（する。次に、９００℃の水蒸
気雰囲気中で１０汁間酸化し酸化膜１６を形成する。次
に、かかる酸化膜１６を形成したＮ型シリコン基板１１
上に１１’ ＣＶ Ｄ法により窒化１模１７を厚さ１０
００人程度一様に成長させる。しかる後、Ｂ Ｐ Ｓ
Ｇ膜１８を常圧ＣＶ Ｄ法により厚さ１０００ （’）
程度度成長させ、９００℃の水蒸気雰囲気中で２０分間
の熱処理を実施する。この熱処理により、ｒ（ＰＳＧ膜
１膜力８差を緩和する。一方、従来は前記水、蒸気雰囲
気中での熱処理においては、Ｐ型拡散層領域１２の表面
が酸化されＩ〕型型数散層抵抗上昇してしまうことがあ
−）なか、この第一の実施例のように、Ｂ ｆ’ Ｓ
（−；膜１８の下方に９．（ヒ膜１７を形成することに
より、Ｐを拡散層領域１２が酸化され［〕型拡散層抵抗
が−１−ｄすることは無くなる。次に、Ｂ Ｐ Ｓ Ｇ
膜１８のリフロー後、コンタクト部１つをＩ” Ｒ技術
とドライエツチング技術を用いて開口し９００℃の窒素
雰囲気中で熱処理することにより、コンタクＩ・部１９
の段差を緩和する。最後に、このコンタクＩ・部１９の
表面にアルミニウムをスパッタ法により１・１着させ、
Ｐ Ｒ技術とドライエツチング技術とにより、配線用と
なるアルミニウム配線２０を形成する。
。まづ、Ｎ型シリコン基板１１−ヒにＬＯＬ： ＯＳ法
により厚いフィールド酸化膜１３として８ ［） ０
［’１人程度の膜を熱酸化により形成した後、ゲート酸
化膜１４として４００人程変力膜を熱酸１ヒにより成長
させる。次に、全面に不純物を導入した一２結晶シリコ
ン膜を成長させ、ＰＲ技術によりデー１〜金属及び配線
部用に前記多結晶シリコン膜をバターニング後、多結晶
シリコン膜１５を形１」（する。次に、９００℃の水蒸
気雰囲気中で１０汁間酸化し酸化膜１６を形成する。次
に、かかる酸化膜１６を形成したＮ型シリコン基板１１
上に１１’ ＣＶ Ｄ法により窒化１模１７を厚さ１０
００人程度一様に成長させる。しかる後、Ｂ Ｐ Ｓ
Ｇ膜１８を常圧ＣＶ Ｄ法により厚さ１０００ （’）
程度度成長させ、９００℃の水蒸気雰囲気中で２０分間
の熱処理を実施する。この熱処理により、ｒ（ＰＳＧ膜
１膜力８差を緩和する。一方、従来は前記水、蒸気雰囲
気中での熱処理においては、Ｐ型拡散層領域１２の表面
が酸化されＩ〕型型数散層抵抗上昇してしまうことがあ
−）なか、この第一の実施例のように、Ｂ ｆ’ Ｓ
（−；膜１８の下方に９．（ヒ膜１７を形成することに
より、Ｐを拡散層領域１２が酸化され［〕型拡散層抵抗
が−１−ｄすることは無くなる。次に、Ｂ Ｐ Ｓ Ｇ
膜１８のリフロー後、コンタクト部１つをＩ” Ｒ技術
とドライエツチング技術を用いて開口し９００℃の窒素
雰囲気中で熱処理することにより、コンタクＩ・部１９
の段差を緩和する。最後に、このコンタクＩ・部１９の
表面にアルミニウムをスパッタ法により１・１着させ、
Ｐ Ｒ技術とドライエツチング技術とにより、配線用と
なるアルミニウム配線２０を形成する。
第２図は本発明の第二の実施例を説明するための半導体
装置の断面図である。この第二の実施例は２ Ｊｆ？Ｊ
のＢ Ｐ Ｓ Ｇ ｌ摸および２層の窒化膜ならびに２
層の多結晶シリコン膜を使用したＩ・ランジスタを；ｌ
’： している。
装置の断面図である。この第二の実施例は２ Ｊｆ？Ｊ
のＢ Ｐ Ｓ Ｇ ｌ摸および２層の窒化膜ならびに２
層の多結晶シリコン膜を使用したＩ・ランジスタを；ｌ
’： している。
第２図に示すように、第一のＢ Ｐ Ｓ （”；膜２７
の直１・°には第一の窒化膜２６が形成されている。ま
た、第一の多結晶シリコン膜２５をいわゆるゲートポリ
シリとして使用し、第二の多結晶シリコン１１Ｑ ２
Ｑを配線として使用する。この第二の多結晶シリコン膜
２９とアルミ配線３４を絶縁するために第二のＩ３ Ｐ
Ｓ Ｇ膜３２を形成しているが、その１・層には第一
のｌ（Ｉ” Ｓ Ｇ Ｉ摸２７の下の第一の窒化膜２０
と同様に第二の窒化膜３１が形成されている。これら窒
化１漠により、それぞれのＩＩ Ｐ Ｓ Ｃ；膜：ｇ７
．′−ｉ２のためのりフローの際に下地の「゛型シリ＝
１ンＪ、！：板２１と第一および第二の多結晶シリコン
膜２５．２９を酸化することなしにリフローすることが
できる。また、このよっに、各ＲＦ’ Ｓ Ｇ膜の［に
窒化膜２６．３１を形成していることに、Ｌす、それぞ
れのＢ Ｐ Ｓ Ｇ ｌ模２７，３２を水蒸気雰囲気中
でより低温でリフローすることができる。
の直１・°には第一の窒化膜２６が形成されている。ま
た、第一の多結晶シリコン膜２５をいわゆるゲートポリ
シリとして使用し、第二の多結晶シリコン１１Ｑ ２
Ｑを配線として使用する。この第二の多結晶シリコン膜
２９とアルミ配線３４を絶縁するために第二のＩ３ Ｐ
Ｓ Ｇ膜３２を形成しているが、その１・層には第一
のｌ（Ｉ” Ｓ Ｇ Ｉ摸２７の下の第一の窒化膜２０
と同様に第二の窒化膜３１が形成されている。これら窒
化１漠により、それぞれのＩＩ Ｐ Ｓ Ｃ；膜：ｇ７
．′−ｉ２のためのりフローの際に下地の「゛型シリ＝
１ンＪ、！：板２１と第一および第二の多結晶シリコン
膜２５．２９を酸化することなしにリフローすることが
できる。また、このよっに、各ＲＦ’ Ｓ Ｇ膜の［に
窒化膜２６．３１を形成していることに、Ｌす、それぞ
れのＢ Ｐ Ｓ Ｇ ｌ模２７，３２を水蒸気雰囲気中
でより低温でリフローすることができる。
次に、この第二の実施例の製造工程について説明する。
まづ第一のｒ３ ｒ Ｓ Ｇ膜２７のリフローまでは前
記第一の実施例と同じである。この第二の実施例では、
第一のコンタク１〜部２８の開口後、第一の多結晶シリ
コン膜２つを１．、、 Ｐ ＣＶ Ｉ）法により厚さ４
０００程度度成長させ、しかる後９００℃の水蒸気雰囲
気中で１０分間熱処理し、酸化膜３０を成長させる。次
に、第二の窒Ｆ膜３１をこの酸化膜３０の上にＬ Ｐ
ＣＶ Ｄ法により成長させた後、第二のＢ［）ＳＧ膜３
２を成長させ、しかる後水蒸気雰囲気中で熱処理してリ
フローする。最後に、第二のコンタク１〜部３３を開口
しアルミ配線３４を形成する。このように、多層のＢ
Ｐ Ｓ ｃｒ膜２７．３２を層間膜として使用する場合
にも各々のＢ Ｐ Ｓ Ｇ膜の下に窒化膜２６．３１を
形成することにより水蒸気雰囲気中でのＢ Ｐ Ｓ Ｇ
膜のりフローをより低温で実施することができる。特に
、熱処理を減らす効果は非常に大きい。
記第一の実施例と同じである。この第二の実施例では、
第一のコンタク１〜部２８の開口後、第一の多結晶シリ
コン膜２つを１．、、 Ｐ ＣＶ Ｉ）法により厚さ４
０００程度度成長させ、しかる後９００℃の水蒸気雰囲
気中で１０分間熱処理し、酸化膜３０を成長させる。次
に、第二の窒Ｆ膜３１をこの酸化膜３０の上にＬ Ｐ
ＣＶ Ｄ法により成長させた後、第二のＢ［）ＳＧ膜３
２を成長させ、しかる後水蒸気雰囲気中で熱処理してリ
フローする。最後に、第二のコンタク１〜部３３を開口
しアルミ配線３４を形成する。このように、多層のＢ
Ｐ Ｓ ｃｒ膜２７．３２を層間膜として使用する場合
にも各々のＢ Ｐ Ｓ Ｇ膜の下に窒化膜２６．３１を
形成することにより水蒸気雰囲気中でのＢ Ｐ Ｓ Ｇ
膜のりフローをより低温で実施することができる。特に
、熱処理を減らす効果は非常に大きい。
以」−５二つの実施例について説明したが、ＢＰＳ（：
；膜の直下に形成する窒化膜はこれらに限らず、これら
１１ Ｐ Ｓ （ｉ膜および窒化膜の間に常圧ＣＶＤ成
長法による酸化膜やＰＳＧ膜があっても同様の代能が達
成される。
；膜の直下に形成する窒化膜はこれらに限らず、これら
１１ Ｐ Ｓ （ｉ膜および窒化膜の間に常圧ＣＶＤ成
長法による酸化膜やＰＳＧ膜があっても同様の代能が達
成される。
１発明の効果１
以ト説明したように、本発明はＢＰＳＧ膜を層間膜とし
て使用する半導体装置において層間のＢ１＋ ８（’、
ｙ 膜下に窒化膜が存在することにより、水蒸気雰囲気
中でのＢ Ｐ Ｓ Ｇ膜のりフローを可能にするととも
に、窒化雰囲気中の処理によるリフローに比べても、よ
り低温で段差緩和の大きいリフＩ７−を実現することが
できる効果がある。
て使用する半導体装置において層間のＢ１＋ ８（’、
ｙ 膜下に窒化膜が存在することにより、水蒸気雰囲気
中でのＢ Ｐ Ｓ Ｇ膜のりフローを可能にするととも
に、窒化雰囲気中の処理によるリフローに比べても、よ
り低温で段差緩和の大きいリフＩ７−を実現することが
できる効果がある。
第１図は本発明の第一の実施例を説明するための半導体
装置の断面図、第２図は本発明の第゛、の実施例を説明
する半導体装置の断面図である。 １１・・・Ｎシリコン基板、１２・・・１）型拡散層領
域、Ｉ３・・・フィールド酸化膜、１４・・・ゲート酸
化膜、１５・・・多結晶シリコン膜、１６・・・酸化膜
、１７・・・窒化膜、１８・・・ＢＰＳＧＷ；４．１９
・・・コンタクト部、２０・・・アルミ配線、２１・・
・Ｐ型シリコン居板、２２・・・Ｎ型拡散層領域、２３
・・・フィールド酸１ヒ膜、２４・・・ゲート酸化膜、
２５・・・第１の多結晶シリコン膜、２６・・・第１の
窒化膜、２７・・・第１のｒ３１） Ｓ （ｉ膜、２８
・・・第１のコンタクト部、２つ・・・第２の多結晶シ
リコン膜、３０・・・酸化膜、３１・・・第２の窒化膜
、３２・・・第２のＢ Ｐ Ｓ Ｇ膜、３３・・・第２
のコンタクト部、３４・・・アルミ配線。 ；＋ｉｔ 、”１１ 代理人 弁理士 内 原 ４． 〜、第７図
装置の断面図、第２図は本発明の第゛、の実施例を説明
する半導体装置の断面図である。 １１・・・Ｎシリコン基板、１２・・・１）型拡散層領
域、Ｉ３・・・フィールド酸化膜、１４・・・ゲート酸
化膜、１５・・・多結晶シリコン膜、１６・・・酸化膜
、１７・・・窒化膜、１８・・・ＢＰＳＧＷ；４．１９
・・・コンタクト部、２０・・・アルミ配線、２１・・
・Ｐ型シリコン居板、２２・・・Ｎ型拡散層領域、２３
・・・フィールド酸１ヒ膜、２４・・・ゲート酸化膜、
２５・・・第１の多結晶シリコン膜、２６・・・第１の
窒化膜、２７・・・第１のｒ３１） Ｓ （ｉ膜、２８
・・・第１のコンタクト部、２つ・・・第２の多結晶シ
リコン膜、３０・・・酸化膜、３１・・・第２の窒化膜
、３２・・・第２のＢ Ｐ Ｓ Ｇ膜、３３・・・第２
のコンタクト部、３４・・・アルミ配線。 ；＋ｉｔ 、”１１ 代理人 弁理士 内 原 ４． 〜、第７図
Claims (1)
- 層間膜としてＢＰＳＧ膜を用いる半導体装置において、
ＢＰＳＧ膜と、このＢＰＳＧ膜により絶縁されている配
線層と、前記ＢＰＳＧ膜および前記配線層間で且つコン
タクト部を除く領域に一様に形成させた窒化膜とを含む
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP130487A JPS63169047A (ja) | 1987-01-06 | 1987-01-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP130487A JPS63169047A (ja) | 1987-01-06 | 1987-01-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63169047A true JPS63169047A (ja) | 1988-07-13 |
Family
ID=11497743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP130487A Pending JPS63169047A (ja) | 1987-01-06 | 1987-01-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63169047A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474457A (ja) * | 1990-07-17 | 1992-03-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH04196222A (ja) * | 1990-11-27 | 1992-07-16 | Mitsubishi Electric Corp | 半導体装置 |
| WO1997002594A1 (en) * | 1995-07-03 | 1997-01-23 | Intel Corporation | Low damage source and drain doping technique |
| WO1997025738A3 (en) * | 1996-01-05 | 1997-09-18 | Univ Yale | A water vapor annealing process |
| US5670390A (en) * | 1991-12-04 | 1997-09-23 | Mitsubishi Denki Kabushiki Kaisha | Method of making semiconductor device having thin film transistor |
| JP2008112824A (ja) * | 2006-10-30 | 2008-05-15 | Denso Corp | 炭化珪素半導体装置の製造方法 |
-
1987
- 1987-01-06 JP JP130487A patent/JPS63169047A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474457A (ja) * | 1990-07-17 | 1992-03-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH04196222A (ja) * | 1990-11-27 | 1992-07-16 | Mitsubishi Electric Corp | 半導体装置 |
| US5670390A (en) * | 1991-12-04 | 1997-09-23 | Mitsubishi Denki Kabushiki Kaisha | Method of making semiconductor device having thin film transistor |
| WO1997002594A1 (en) * | 1995-07-03 | 1997-01-23 | Intel Corporation | Low damage source and drain doping technique |
| US5976939A (en) * | 1995-07-03 | 1999-11-02 | Intel Corporation | Low damage doping technique for self-aligned source and drain regions |
| WO1997025738A3 (en) * | 1996-01-05 | 1997-09-18 | Univ Yale | A water vapor annealing process |
| US6136728A (en) * | 1996-01-05 | 2000-10-24 | Yale University | Water vapor annealing process |
| JP2008112824A (ja) * | 2006-10-30 | 2008-05-15 | Denso Corp | 炭化珪素半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5324974A (en) | Nitride capped MOSFET for integrated circuits | |
| JPH0228902B2 (ja) | ||
| JPS63169047A (ja) | 半導体装置 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| KR940011478B1 (ko) | 반도체 장치의 제조방법 | |
| JP2679143B2 (ja) | 半導体装置の製造方法 | |
| JPS5812340A (ja) | 半導体装置の製造方法 | |
| JPS644069A (en) | Manufacture of semiconductor device | |
| JPH043419A (ja) | 半導体装置の製造方法 | |
| JPH0456222A (ja) | 半導体装置の製造方法 | |
| JPS62293772A (ja) | 半導体装置 | |
| JP2595224B2 (ja) | 微細な素子の形成方法 | |
| JP2789938B2 (ja) | 半導体装置 | |
| JPS6134255B2 (ja) | ||
| JPS62133765A (ja) | 半導体装置の製造方法 | |
| JPS6222437A (ja) | コンタクト穴の形成方法 | |
| JPH0748495B2 (ja) | 半導体装置の製造方法 | |
| JPH028463B2 (ja) | ||
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH05109651A (ja) | 半導体素子およびその製造方法 | |
| JPS5867046A (ja) | 半導体装置の製造方法 | |
| JPS62296473A (ja) | 半導体装置の製造方法 | |
| JPH01295427A (ja) | 半導体装置の製造方法 | |
| JPH04111318A (ja) | 半導体装置の製造方法 | |
| JPS61170024A (ja) | 半導体装置の製造方法 |