JPH04196233A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04196233A JPH04196233A JP2332951A JP33295190A JPH04196233A JP H04196233 A JPH04196233 A JP H04196233A JP 2332951 A JP2332951 A JP 2332951A JP 33295190 A JP33295190 A JP 33295190A JP H04196233 A JPH04196233 A JP H04196233A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- integrated circuit
- circuit device
- semiconductor integrated
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/521—Structures or relative sizes of bond wires
- H10W72/522—Multilayered bond wires, e.g. having a coating concentric around a core
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/543—Dispositions of bond wires of outermost layers of multilayered bond wires, e.g. coating being only on a part of a core
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/555—Materials of bond wires of outermost layers of multilayered bond wires, e.g. material of a coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路装置に関し、特に半導体素
子とリードフレームとを接続するホンディングワイヤに
関するものである。
子とリードフレームとを接続するホンディングワイヤに
関するものである。
第2図は従来のボンディングワイヤ(内部リード)を示
す図であり、図において1はボンディングワイヤ、2は
半導体素子、3はポンディングパッド、4はリードフレ
ーム、5はパッケージである。
す図であり、図において1はボンディングワイヤ、2は
半導体素子、3はポンディングパッド、4はリードフレ
ーム、5はパッケージである。
次に動作について説明する。
半導体集積回路装置において、パッケージ5上に設けら
れたリードフレーム4と、同じくパッケージ5上に配置
された半導体素子2のポンディングパッド3との間をホ
ンディングワイヤ1て接続しており、該ホンディングワ
イヤ1によって半導体素子2とパッケージ5との間で電
気信号を伝達する。
れたリードフレーム4と、同じくパッケージ5上に配置
された半導体素子2のポンディングパッド3との間をホ
ンディングワイヤ1て接続しており、該ホンディングワ
イヤ1によって半導体素子2とパッケージ5との間で電
気信号を伝達する。
従来の半導体集積回路装置の中空パッケージにおけるボ
ンディングワイヤは以上のように構成されているので、
外部からの加振に対して、該ボンディングワイヤ1の持
つ固有振動数で共振を起こし、共振破断するという問題
点かあった。
ンディングワイヤは以上のように構成されているので、
外部からの加振に対して、該ボンディングワイヤ1の持
つ固有振動数で共振を起こし、共振破断するという問題
点かあった。
この発明は上記のような問題点を解消するためになされ
たもので、ボンディングワイヤの共振を抑えることので
きる構成をとる半導体集積回路装置を得ることを目的と
する。
たもので、ボンディングワイヤの共振を抑えることので
きる構成をとる半導体集積回路装置を得ることを目的と
する。
この発明に係る半導体集積回路装置は、ホンデイングワ
イヤか長手方向に不均一な重量を持つようにしたもので
ある。
イヤか長手方向に不均一な重量を持つようにしたもので
ある。
この発明における半導体集積回路装置は、ホンディング
ワイヤの重量か長手方向に不均一となるようにしたこと
によって、該ボンディングワイヤの共振振動数が変化し
共振か抑制され、共振破断が防止される。
ワイヤの重量か長手方向に不均一となるようにしたこと
によって、該ボンディングワイヤの共振振動数が変化し
共振か抑制され、共振破断が防止される。
以下、この発明の一実施例を図について説明する。
第1図はこの発明の一実施例によるホンディングワイヤ
を示す断面側面図である。図において、1はボンディン
グワイヤ、2は半導体素子、3はポンディングパッド、
4はリードフレーム、5はパッケージ、6はボンディン
グワイヤlに付加されたおもりである。
を示す断面側面図である。図において、1はボンディン
グワイヤ、2は半導体素子、3はポンディングパッド、
4はリードフレーム、5はパッケージ、6はボンディン
グワイヤlに付加されたおもりである。
ボンディングワイヤ1はそれぞれ固有振動数を持ってお
り、ボンディング後の外部からの加振により共振を起こ
すことで共振破断か発生し、半導体集積回路装置の信頼
性を低下させる要因となる。
り、ボンディング後の外部からの加振により共振を起こ
すことで共振破断か発生し、半導体集積回路装置の信頼
性を低下させる要因となる。
本発明におけるホンディングワイヤ1は、途中におもり
6を付加しである。このとき、おもり6を付加する位置
は、該ボンディングワイヤ1の固有振動数での共振か発
生しにくい場所、つまりホンディングワイヤ1において
振動の腹や節かできにくい場所とする。
6を付加しである。このとき、おもり6を付加する位置
は、該ボンディングワイヤ1の固有振動数での共振か発
生しにくい場所、つまりホンディングワイヤ1において
振動の腹や節かできにくい場所とする。
このおもり6を途中に付加したことてホンディングワイ
ヤ1はその重量か長手方向に不均一となり、ホンディン
グワイヤlの振動の腹や節かできにくくなるので、共振
を抑制することか可能となる。
ヤ1はその重量か長手方向に不均一となり、ホンディン
グワイヤlの振動の腹や節かできにくくなるので、共振
を抑制することか可能となる。
上記実施例ではボンディングワイヤ1におもり6を設は
長手方向に該ホンディングワイヤの重量か不均一となる
ようにしたものを示したか、ホンディングワイヤlを線
径の不均一なもの、あるいはワイヤの長手方向の密度の
不均一なものて構成して重量を不均一にしてもよく、こ
の場合てもホンディングワイヤlの固有振動数は変化し
、上記実施例と同様の効果を奏する。
長手方向に該ホンディングワイヤの重量か不均一となる
ようにしたものを示したか、ホンディングワイヤlを線
径の不均一なもの、あるいはワイヤの長手方向の密度の
不均一なものて構成して重量を不均一にしてもよく、こ
の場合てもホンディングワイヤlの固有振動数は変化し
、上記実施例と同様の効果を奏する。
また、上記実施例ではボンディングワイヤ1におもり6
を1カ所のみ設けたものを示したが、その数は複数でも
よく、線径の不均一な部分及び密度の不均一な部分も複
数カ所にわたっても良い。
を1カ所のみ設けたものを示したが、その数は複数でも
よく、線径の不均一な部分及び密度の不均一な部分も複
数カ所にわたっても良い。
この場合でも、ボンディングワイヤの固有振動数は変化
し、上記実施例と同様の効果を奏する。
し、上記実施例と同様の効果を奏する。
また、ボンディングワイヤのおもり6は導体でも絶縁体
でも良い。
でも良い。
また、ボンディングワイヤのおもり6はワイヤリングの
途中に電気トーチ等を用いてポールを作ることで付加し
ても、またワイヤリング後に付加しても良い。
途中に電気トーチ等を用いてポールを作ることで付加し
ても、またワイヤリング後に付加しても良い。
以上のように、本発明によれば、半導体集積回路装置の
中空パッケージにおいて、ボンディングワイヤか長手方
向に不均一な重量をもつようにしてボンディングワイヤ
の共振を抑制したので、共振破断を防ぐことかてき、信
頼性の高い半導体集積回路装置が得られるという効果か
ある。
中空パッケージにおいて、ボンディングワイヤか長手方
向に不均一な重量をもつようにしてボンディングワイヤ
の共振を抑制したので、共振破断を防ぐことかてき、信
頼性の高い半導体集積回路装置が得られるという効果か
ある。
第1図はこの発明の一実施例によるホンディングワイヤ
を示す断面側面図、第2図は従来のホンディングワイヤ
を示す断面側面図である。 図において、lは半導体ホンディングワイヤ、2は半導
体素子、3はボンディングパット、4はリードフレーム
、5はパッケージ、6はおもりである。 なお図中同一符号は同−又は相当部分を示す。
を示す断面側面図、第2図は従来のホンディングワイヤ
を示す断面側面図である。 図において、lは半導体ホンディングワイヤ、2は半導
体素子、3はボンディングパット、4はリードフレーム
、5はパッケージ、6はおもりである。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- (1)半導体集積回路装置において、 半導体素子とそれを封入する中空パッケージのリードフ
レームとを接続するボンディングワイヤが長手方向に不
均一な重量を持つようにしたことを特徴とする半導体集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2332951A JPH04196233A (ja) | 1990-11-27 | 1990-11-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2332951A JPH04196233A (ja) | 1990-11-27 | 1990-11-27 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04196233A true JPH04196233A (ja) | 1992-07-16 |
Family
ID=18260637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2332951A Pending JPH04196233A (ja) | 1990-11-27 | 1990-11-27 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04196233A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003015164A3 (en) * | 2001-05-30 | 2003-12-04 | Ericsson Inc | Damping of high frequency bond wire vibration |
| WO2011143549A3 (en) * | 2010-05-14 | 2012-05-31 | Continental Automotive Systems, Inc. | Resonance optimized bonding wire with a sigmoid shaped loop |
-
1990
- 1990-11-27 JP JP2332951A patent/JPH04196233A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003015164A3 (en) * | 2001-05-30 | 2003-12-04 | Ericsson Inc | Damping of high frequency bond wire vibration |
| WO2011143549A3 (en) * | 2010-05-14 | 2012-05-31 | Continental Automotive Systems, Inc. | Resonance optimized bonding wire with a sigmoid shaped loop |
| US8288876B2 (en) | 2010-05-14 | 2012-10-16 | Continental Automotive Systems, Inc. | Bonding wire profile for minimizing vibration fatigue failure |
| CN102884622A (zh) * | 2010-05-14 | 2013-01-16 | 大陆汽车系统公司 | 具有s形环的谐振优化的接合线 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0590986A1 (en) | Lead-on-chip inner lead bonding lead frame, bonding method and apparatus | |
| JP2560974B2 (ja) | 半導体装置 | |
| JP2001044362A (ja) | 半導体装置の実装構造および実装方法 | |
| JPH04196233A (ja) | 半導体集積回路装置 | |
| JPS6022352A (ja) | 集積回路パツケ−ジ | |
| JPH0684991A (ja) | 半導体装置 | |
| KR100331073B1 (ko) | 반도체패키지 구조 | |
| JP2810626B2 (ja) | 半導体装置 | |
| JPH04199563A (ja) | 半導体集積回路用パッケージ | |
| JPH03248455A (ja) | リードフレーム | |
| JPS59113650A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH02298005A (ja) | 磁性部品 | |
| JPS6016453A (ja) | 集積回路装置用パツケ−ジ | |
| JPH01289276A (ja) | 半導体装置 | |
| JPS6112095A (ja) | 混成集積回路装置 | |
| JPH03148858A (ja) | 半導体装置のパッケージ | |
| JPH0666351B2 (ja) | 半導体集積回路 | |
| JPS59224152A (ja) | 集積回路装置 | |
| JP2990120B2 (ja) | 半導体装置 | |
| JP2000208692A (ja) | リ―ドフレ―ム及び半導体装置 | |
| JP2562773Y2 (ja) | 半導体集積回路素子 | |
| JPS63177435A (ja) | 半導体素子の電極構造 | |
| JP2871984B2 (ja) | 半導体装置 | |
| JPH02268449A (ja) | 樹脂封止型半導体装置 | |
| JPH0637234A (ja) | 半導体装置 |