JPH04206867A - 半導体ダイナミックｒａｍ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体ダイナミックＲＡＭにおける電源ノイ
ズの低減に関するものである。

〔従来の技術〕

第３図は従来のアルミ電源線（以下Ｖｃｅ線と呼ぶ）を
示したパターン図であり、ｖＣＣ線ｆｌ）とＧＮＤ線（
以下Ｖｓｓ線と呼ぶ）（２）は平行（ａ）図、または重
なっていた（ｂ）図。

Ｖｃｅ線（１）のノイズ対策はＶｃｅ線（１）とＶｓｓ
線（２）のアルミ幅を大きくすることによって行ってい
た。

〔発明が解決しようとする課題〕

従来の半導体ダイナミックＲＡ、　Ｍは以上のようにア
ルミ線を太くしないといけないので、半導体集積回路（
以下ＩＣと呼ぶ）のチップ面積が大きくなってしまい又
太くするｔｌけでは容易に、ノイズが消ぜないという問
題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、Ｖｃｅ線のノイズを低減することのできる半
導体ダイナミックＲＡ、　Ｍを得ろ乙とを目的とする。

し課題を解決するための手段〕 この発明に係る半導体ダイナミックＲＡＭは、Ｖｃｅ線
とＶｓｓ線をツイストしたものである。

〔作用〕

乙の発明におけるＶｃｅ線またはＶｓｓ線は、ノイズＩ
・させることによりＶｃｅ線、Ｖｓｓ線間に寄生容量が
生し、その容量のカプリングによって電源ノイズを低減
することが出来る。

〔実施例〕

以下、この発明一実施例を図について説明する。

第１図はこの発明の一実施例であるＶＣｃ線Ｖｓｓ線の
パターン図で、図において、（１）ばアル５Ｖｃｃ線、
（２）はアルミＶｓｓ線、（３１＋コ′２つの異なるア
ルミを連結するコンタクト（以下スルホールと呼ぶ）で
ある。

次に動作について説明する。

図に示すように、２層アルミパターン作成プロセス技術
を使い、Ｖｃｅ線（１）、Ｖｓｓ線（２）を図示の如く
ツイストさせ、この時に出来るＶｃｃ−Ｖｓｓ間寄生容
量のカプリングを利用して、電源ノイズを低減させるこ
とが出来る。

なお上記実施例では、Ｖｃｅ線（１）、Ｖｓｓ線（２）
のツイストを第１図のようにした場合を示したが、第２
図のようにしても同様の効果が得られる。

〔発明の効果〕 以上のように乙の発明によれば、電源線（Ｖｃｅ線Ｖｓ
ｓ線）をツイストさぜることによって電源ノイズを低減
することができろという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例である電源のパターンを示
す平面図、第２図はこの発明の他の実施例を示す電源線
パターンの平面図、第３図（、）（ｂ）は従来の電源線
パターンの平面図である。図において、（１）はアル５
Ｖｃｃ線、ｆ２］　ｉＪアルミＶｓｓ線、（３）はスル
ーホールを示す。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　電源電圧線とＧＮＤ線を有する２層アルミプロセス半
   導体装置において、前記電源電圧線をツイストしたこと
   を特徴とする半導体ダイナミックＲＡＭ。