JPH0284746A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH0284746A
JPH0284746A JP63237703A JP23770388A JPH0284746A JP H0284746 A JPH0284746 A JP H0284746A JP 63237703 A JP63237703 A JP 63237703A JP 23770388 A JP23770388 A JP 23770388A JP H0284746 A JPH0284746 A JP H0284746A
Authority
JP
Japan
Prior art keywords
bonding pads
bonding
wiring
integrated circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63237703A
Other languages
English (en)
Inventor
Yasuo Kimura
木村　保雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63237703A priority Critical patent/JPH0284746A/ja
Publication of JPH0284746A publication Critical patent/JPH0284746A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路に関し、特に、内部配線に関
する。
〔従来の技術〕
従来、この種の半導体集積回路は、外部への配線は、ボ
ンディングパッドからボンディングワイヤを使用して配
線し、それ以外の配線はすべてアルミニウム又は、その
他の金属の薄膜でパターンを形成していた。
〔発明が解決しようとする課題〕
上述した半導体集積回路は、半導体基板上の配線は、ア
ルミ又はその他の金属の薄膜でパターンとして形成され
ており、特に電源、及びグランドパターンは、外部配線
用ポンデイグパッドの数に制限がある場合、各機能ブロ
ックの間又は、周囲の長い距離を引き回し、又その長い
距離のためにインピーダンスが大きくなってしまうので
、パターンを太くしなければならず、その結果半導体基
板の面積が大きくなってしまう欠点がある。
〔課題を解決するための手段〕
本発明の半導体集積回路は、外部配線用ボンディングパ
ッド以外にもボンディングパッドと、ボンディングワイ
ヤを有している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の平面図である。半導体基板
１の上にはボンディングパッド２と機能ブロック３と電
源パターン４とグランドパターン５が設けられており、
さらに、電源パターン４とグランドパターン５の上には
ボンディングパッド２が設けられている。また、電源パ
ターン４とグランドパターン５はそれぞれ２つ以上に分
けられており、それらのボンディングパッド２どうしを
ボンディングワイヤ６で接続されている。そしてこのボ
ンディングワイヤ６は機能プａ、り３の上を干渉しない
範囲で自在に通すことが可能である。
〔発明の効果〕
以上説明したように本発明は、半導体基板上の配線にも
ボンディングパッドとボンディングワイヤを用いて、形
成するため、各機能ブロックの周囲又は、間の引き回し
が最小限におさえることができ、また、配線する距離を
最短にすることができるので、半導体基板の面積を小さ
くできる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の平面図である。 １・・・・・・半導体基板、２・・・・・・ボンディン
グパッド、３・・・・・・機能ブロック、４・・・・・
・電源パターン、５・・・グランドパターン、６・・・
・・・ボンディングワイヤ。 代理人　弁理士　　内　原　　　晋

Claims (1)

    【特許請求の範囲】
  1. 外部配線用ボンディングパッドを有するモノリシック半
    導体集積回路において、外部配線用ボンディングパッド
    以外にもボンディングパッドとボンディングワイヤを有
    することを特徴とする半導体集積回路。
JP63237703A 1988-09-21 1988-09-21 半導体集積回路 Pending JPH0284746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63237703A JPH0284746A (ja) 1988-09-21 1988-09-21 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63237703A JPH0284746A (ja) 1988-09-21 1988-09-21 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH0284746A true JPH0284746A (ja) 1990-03-26

Family

ID=17019256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63237703A Pending JPH0284746A (ja) 1988-09-21 1988-09-21 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH0284746A (ja)

Similar Documents

Publication Publication Date Title
JPH02163960A (ja) 半導体装置
JPH0274046A (ja) 半導体集積回路装置
JPH0284746A (ja) 半導体集積回路
JPH0750708B2 (ja) 半導体装置
JPH0279044U (ja)
JPH05183055A (ja) 半導体装置
JPS6070742A (ja) マスタ・スライス型半導体装置
JPH0476927A (ja) 半導体集積回路
JP2533810B2 (ja) 半導体装置
JPH03106043A (ja) 半導体装置
JPH01248533A (ja) 半導体集積回路
JPS62274754A (ja) 集積回路パツケ−ジ
JPS5795642A (en) Semiconductor integrated circuit
JPS5749255A (en) Package with external terminating circuit
JPS63307751A (ja) 半導体集積回路装置
JPS6252943A (ja) 半導体装置
JPS63312661A (ja) 半導体装置用パッケ−ジ
JPH03132064A (ja) リードフレーム
JPH02103959A (ja) 半導体集積回路装置
JPS60263442A (ja) 半導体装置およびその製造方法
JPS5240974A (en) Package for semiconductor chips
JPH04206867A (ja) 半導体ダイナミックｒａｍ
JPS57211754A (en) Package
JPS6081852A (ja) 半導体装置
JPH0244353U (ja)