JPS63307751A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS63307751A
JPS63307751A JP62144623A JP14462387A JPS63307751A JP S63307751 A JPS63307751 A JP S63307751A JP 62144623 A JP62144623 A JP 62144623A JP 14462387 A JP14462387 A JP 14462387A JP S63307751 A JPS63307751 A JP S63307751A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
electrode
semiconductor integrated
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62144623A
Other languages
English (en)
Inventor
Mikio Bessho
別所　幹夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62144623A priority Critical patent/JPS63307751A/ja
Publication of JPS63307751A publication Critical patent/JPS63307751A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に係り、特にＣＭＯＳゲー
トアレイなどの多層金属配線を有する外部接続用電極（
ＰＡＤ）に関する。
〔従来の技術〕
従来、この種の半導体集積回路装置は、第２図（５）、
第２図（Ｂ）に示す様に、半導体チップ上のＰＡＤとな
る最上金属層（第２アルミニウム）１２をスルーホール
部１３を介して中間金属層（第１アルミニウム）１１に
接続し、この第１アルミニウム１１は、内部金属配線２
２の下の絶縁層下を通って、内部配線に接続される。
〔発明が解決しようとする問題点〕
前述した従来の半導体集積回路装置では、第１アルミニ
ウム１１と第２アルミニウム１２とをスルーホール部１
３を設けて接続しているので、特にワイヤ・ポンディン
グされるＰＡＤと内部配線２２とが互いに近くに配置で
きなくなり、チップ面積が大きくなるという欠点がある
。
本発明の目的は、前記欠点が解決され、ＰＡＤと内部配
線とが極めて近くに配置でき、チップ面積が小さくて済
むようにした半導体集積回路装置を提供することにある
。
ｒ問題点を解決するだめの手段〕 本発明の構成は、半導体チップ上の外部接続用電極と、
スルーホール部を介してこの電極と電気的に接続される
内部配線とを備えた半導体集積回路装置において、前記
電極の直下に、前記スルーホール部が形成されているこ
とを特徴とする。
〔実施例〕
次に本発明について図面を参照して詳細に説明する。第
１凹穴は本発明の一実施例の半導体集積回路装置を示す
平面図、第１図ＣＢ＋は第１図（５）のＢ−Ｂ’線に沿
って切断して見た断面図である。
これら図において、第２アルミニウム１２で構成された
ＰＡＤの直下に、スルーホール部１３を設け、下の第１
アルミニウム１１と接続する。従って、ＰＡＤと内部配
線２２とを近づけることができる。特に多層金属配線を
有する半導体集積回路の外部接続用電極をスルーホール
を通して電極直下に多層金属配線を接続丼すると効果的
である。
〔発明の効果〕
以上説明したように、本発明は、電極ＰＡＤの直下にス
ルーホールを設けて、ＰＡＬ）の第２アルミニウムと第
１アルミニウムとを接続する事によυ、ＰＡＤ内部配線
との距離が近づける事ができて、チップ面積を縮小でき
る効果がある。
【図面の簡単な説明】
第１凹穴は本発明の一実施例の半導体集積回路装置の平
面図、第１図（Ｂｌは第１凹穴のＢ−Ｂ’線に沿って切
断して見た断面図、第２凹穴は従来の半導体集積回路装
置の平面図、第２図（Ｂｌは第２図（５）のＢ−Ｂ’線
に沿って切断して見た断面図である。 １１・・・第１アルミニウム、１２・・・第２アルミニ
ウム、１３・・・スルーホール部、２２・・・内部配線
。 代理人　弁理士　　内　原　　　音 生　１　フ（Ａ） 千　１　羽（Ｂ） 第２図（Ａ） 翳２　凹（Ｂ）

Claims (1)

    【特許請求の範囲】
  1. 　半導体チップ上の外部接続用電極と、スルーホール部
    を介してこの電極と電気的に接続される内部配線とを備
    えた半導体集積回路装置において、前記電極の直下に、
    前記スルーホール部が形成されていることを特徴とする
    半導体集積回路装置。
JP62144623A 1987-06-09 1987-06-09 半導体集積回路装置 Pending JPS63307751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62144623A JPS63307751A (ja) 1987-06-09 1987-06-09 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62144623A JPS63307751A (ja) 1987-06-09 1987-06-09 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS63307751A true JPS63307751A (ja) 1988-12-15

Family

ID=15366342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62144623A Pending JPS63307751A (ja) 1987-06-09 1987-06-09 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS63307751A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56105644A (en) * 1980-01-25 1981-08-22 Mitsubishi Electric Corp Semiconductor ic device
JPS6162666A (ja) * 1984-09-04 1986-03-31 Mitsubishi Heavy Ind Ltd 圧力容器
JPS6164147A (ja) * 1984-09-05 1986-04-02 Nec Corp 半導体装置
JPS6262449B2 (ja) * 1982-06-29 1987-12-26 Matsushita Electric Ind Co Ltd

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56105644A (en) * 1980-01-25 1981-08-22 Mitsubishi Electric Corp Semiconductor ic device
JPS6262449B2 (ja) * 1982-06-29 1987-12-26 Matsushita Electric Ind Co Ltd
JPS6162666A (ja) * 1984-09-04 1986-03-31 Mitsubishi Heavy Ind Ltd 圧力容器
JPS6164147A (ja) * 1984-09-05 1986-04-02 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
JPH02284448A (ja) 半導体装置
JPS63208252A (ja) 半導体装置用パツケ−ジ
JPS6395271U (ja)
JPS63253635A (ja) 半導体装置
JPS6081852A (ja) 半導体装置
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JPS62123744A (ja) 半導体装置
JPS63312661A (ja) 半導体装置用パッケ−ジ
JPH0576783B2 (ja)
JPH0346504Y2 (ja)
JPS6338328U (ja)
JPS58120662U (ja) チツプキヤリヤ−
JPS6362240A (ja) 多層セラミツク配線基板
JPH02244753A (ja) 集積回路装置
JPS58109254U (ja) フエ−スダウン接続形チツプ用チツプキヤリヤ−
JPS63304645A (ja) 半導体集積回路
JPS61188946A (ja) 多層配線半導体集積回路
JPH0268452U (ja)
JPH0270457U (ja)
JPH0267729A (ja) 半導体装置
JPS5868952A (ja) 配線接続用電極端子
JPS63216364A (ja) 半導体集積回路
JPH0284746A (ja) 半導体集積回路
JPS59194449A (ja) 多層配線
JPH02166743A (ja) 半導体集積回路装置