JPH04257002A

JPH04257002A - 高速演算処理ｐｍｃ

Info

Publication number: JPH04257002A
Application number: JP3945791A
Authority: JP
Inventors: Shigeru Sakagami; 成坂上
Original assignee: Fanuc Corp
Current assignee: Fanuc Corp
Priority date: 1991-02-08
Filing date: 1991-02-08
Publication date: 1992-09-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は基本命令と機能命令を別
の演算手段で演算処理する高速演算処理ＰＭＣ（プログ
ラマブル・マシン・コントローラ）に関し、特に高速に
演算処理を行うための高速演算処理ＰＭＣに関する。

【０００２】

【従来の技術】ＰＭＣ（プログラマブル・マシン・コン
トローラ）はＣＮＣに内蔵されるＰＣ（プログラマブル
・コントローラ）の一種であり、数値制御工作機械の制
御に広く使用されている。これらのＰＭＣでは、シーケ
ンス・プログラムはラダー形式で記述されるラダー・プ
ログラムが使用される。ラダー・プログラムを構成する
命令には基本命令と機能命令がある。基本命令は読み取
り命令、アンド命令、オア命令等の単一の機能を果たす
命令である。機能命令は複合的な機能を果たす命令であ
り、タイマ機能命令、カウンタ機能命令等がある。これ
らの基本命令、機能命令を高速に演算処理するために、
基本命令のみを高速に実行する専用のＬＳＩを設けて処
理し、機能命令はメインプロセッサで演算処理するＰＭ
Ｃがある。このような例として特開昭６３−２１４８０
４号がある。この例では基本命令は専用のＬＳＩで処理
され、機能命令のみをメインプロセッサで処理するため
に、メインプロセッサの負担が軽減され、演算処理が高
速化される。

【０００３】

【発明が解決しようとする課題】しかし、基本命令と機
能命令の処理は直列に行われているので、メインプロセ
ッサが機能命令を実行しているときは、基本命令を実行
する専用のＬＳＩはメインプロセッサの処理が終わるま
で待機する必要がある。特に、機能命令は複合的な命令
であるので、演算処理に時間がかかり、内部に分岐命令
等を含む機能命令の場合はその時間的な差異もある。一
方、基本命令と機能命令を並列に実行しようとすると、
互いに相手側の演算処理結果を入力として使用する場合
に、相手側の演算処理が終わらないと演算が処理できな
くなる。特に、機能命令の演算処理はそのときの条件に
よって演算時間が異なるので、機能命令の演算結果を基
本命令で使用すると、その結果が異なることも生じる。本発明はこのような点に鑑みてなされたものであり、基
本命令と機能命令を矛盾なく、並列に処理できる高速演
算処理ＰＭＣを提供することを目的とする。

【０００４】

【課題を解決するための手段】本発明では上記課題を解
決するために、ラダー・プログラムの基本命令と機能命
令を２つに分離して、その各ラダー・プログラムを個別
の演算手段で演算処理する高速演算処理ＰＭＣ（プログ
ラマブル・マシン・コントローラ）において、前記ラダ
ー・プログラムの一周期の演算処理中固定された、入力
イメージデータと、前記入力イメージデータによって、
前記基本命令を演算処理する基本命令演算手段と、前記
機能命令を演算処理する機能命令演算手段と、前記基本
命令演算手段と前記機能命令演算手段によって演算され
、前記一周期の演算処理中に変化する出力イメージデー
タと、前記基本命令演算手段と前記機能命令演算手段と
の動作を調整する調整手段と、を有することを特徴とす
る高速演算処理ＰＭＣが、提供される。

【０００５】

【作用】基本命令と機能命令の演算入力として使用する
入力イメージデータはラダー・プログラムの一周期の演
算処理中は前回のデータを使用して固定したデータを使
用する。このために、互いの演算結果を待たずに並列に
演算処理でき、演算処理が高速化される。また、オリジ
ナルのラダー・プログラムは、それぞれ基本命令と機能
命令に分離してまとめられるので、その命令の読み込み
の上からも高速化される。

【０００６】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図２は本発明を実施するためのＰＭＣ（プログ
ラマブル・マシン・コントローラ）のブロック図である
。ＰＭＣ４０はメインプロセッサ４１を中心に構成され
ている。メインプロセッサ４１は、調整手段４１ａと機
能命令演算手段４１ｂの機能を果たす。メインプロセッ
サ４１にはバス４９ａによって、ＲＯＭ４２等が接続さ
れている。ＲＯＭ４２にはＰＭＣ４０のシステムプログ
ラムである管理ソフト４２ａが格納されている。メイン
プロセッサ４１はこの管理ソフト４２ａによってＰＭＣ
４０の制御を行う。ＲＡＭ４６には入力イメージデータ
１０が格納され、ＲＡＭ４７には出力イメージデータ３
０が格納され、更に出力イメージデータ３０の同時書き
込みを調停する調停回路４７ａが格納される。入力イメ
ージデータ１０及び出力イメージデータ３０の詳細につ
いては後述する。ＲＡＭ４４には、ラダー・プログラム
４３ａ中の基本命令のみを集めた基本命令ラダー・プロ
グラム４４ａと、機能命令のみを集めた機能命令ラダー
・プログラム４４ｂが格納される。

【０００７】ＲＯＭ４３にはラダー形式で記述されたラ
ダー・プログラム４３ａが格納される。ラダー・プログ
ラム４３ａは読み出し命令、アンド命令、オア命令等の
基本命令と、タイマ機能命令、カウンタ機能命令等の機
能命令からなっている。基本命令演算回路４８は専用の
ＬＳＩで構成され、ＲＡＭ４４に格納されるラダー・プ
ログラム４３ａ中の基本命令のみを実行する。また、機
能命令ラダー・プログラム４４ｂは、機能命令演算手段
４１ｂによって実行される。入出力回路４５は図示され
ていない機械制御回路と結合され、入出力信号を授受す
る。また、ＰＭＣ４０は図示されていないＣＮＣ（数値
制御装置）とバス４９ａを経由して結合されている。な
お、基本命令演算回路４８は、バス４９ｂを経由して、
基本命令ラダー・プログラム４４ａ、入力イメージデー
タ１０、及び出力イメージデータ３０と結合されている
。

【０００８】図１は本発明の高速演算処理ＰＭＣの概念
図である。入力イメージデータ１０は演算処理の入力デ
ータとして使用される。この入力イメージデータ１０は
ラダープログラム４４ａと４４ｂの一周期の演算処理中
は固定される。データ１１は機械制御回路からの入力信
号データであり、アドレスＸで表す。データ１１はラダ
ー・プログラム４４ａと４４ｂの一周期の演算処理前に
入出力回路４５から読み込まれる。データ１２は内部リ
レー及び内部レジスタのデータである。内部リレーはア
ドレスＲで表し、内部レジスタはアドレスＭで表す。こ
こで、内部リレーのデータＲｂはラダー・プログラム４
４ａと４４ｂの実行中は固定されるために、実行中に書
き換えられる内部リレーのアドレスと区別するためにア
ドレスＲｂで表している。レジスタのアドレスＭｂも同
様である。データ１３は機械制御回路への出力信号であ
り、通常はアドレスＹを使用するが、ラダー・プログラ
ム４４ａと４４ｂの実行中は固定されるデータであるた
めにアドレスＹｂで表示している。

【０００９】基本命令演算手段２１と機能命令演算手段
２２は、これらの入力イメージデータ１０を使用して演
算処理を行なう。基本命令演算手段２１は基本命令を演
算処理し、図２の基本命令演算回路４８に対応し、機能
命令演算手段２２はメインプロセッサ４１によって実行
される。入力イメージデータ１０はラダー・プログラム
４４ａと４４ｂの一周期の演算処理中は固定されている
ので、論理的に基本命令と機能命令が互いに相手の演算
結果を使用するようにプログラムされていても、相手の
演算処理を待つことなく、互いに独立に演算処理を実行
することができる。特に、基本命令演算手段２１は機能
命令演算手段２２の演算処理結果を待つことなく、独自
に基本命令のみを実行することができ、演算処理速度が
大幅に改善される。なお、調整手段２０は２つの演算手
段２１，２２間の同期を取る役割を実行する。

【００１０】基本命令演算手段２１と機能命令演算手段
２２の論理演算結果は出力イメージデータ３０として出
力される。ここで、データ３１は内部リレー、内部レジ
スタのデータであり、アドレスＲ，Ｍで表している。ま
た、データ３２は機械制御回路への出力であり、アドレ
スＹで表している。この出力イメージデータ３０は入力
イメージデータと異なり、ラダー・プログラム４４ａと
４４ｂの一周期の演算処理中にも書き換えられる。そし
て、一周期の演算処理が終ると、データ１２はデータ３
１に、データ１３はデータ３２に書き換えられる。

【００１１】図３はラダー・プログラムの例を示す図で
ある。ここで、ラダー・プログラム５０は基本命令５１
，５２，５４と機能命令５３を有する。機能命令５３は
タイマ機能命令である。基本命令５１，５２，５４は基
本命令演算手段２１によって演算処理され、機能命令５
３は機能命令演算手段２２によって、並列に処理される
。

【００１２】図４は図３のラダー・プログラムを演算処
理する場合のタイムチャートである。ここでは、基本命
令５１，５２，５４をそれぞれＡ，Ｂ，Ｄとし、機能命
令５３をＣで表している。先に説明したように基本命令
５１（Ａ），５２（Ｂ），５４（Ｄ）と機能命令５３（
Ｃ）は並列に演算処理される。各基本命令は３基本サイ
クル（τ）の処理時間を必要とし、機能命令５３（Ｃ）
は６基本サイクル（τ）を必要とするものとする。図４
から明らかなように、機能命令の実行時間は基本命令５
１，５２，５４の実行時間中に実行されている。従って
、全体の実行時間は９τ分でよい。

【００１３】図５は図３のラダー・プログラムを基本命
令と機能命令を直列に演算処理する場合のタイムチャー
トである。ここでは、図４と同じように、基本命令５１
，５２，５４をそれぞれＡ，Ｂ，Ｄとし、機能命令５３
をＣで表している。ここでは、基本命令と機能命令を直
列に実行するために、全体で１５τ分の時間を必要とし
ている。図４と図５を比較すれば、本発明の高速演算処
理ＰＭＣによって、演算時間が短縮されることが明確に
表されている。

【００１４】上記の説明では基本命令演算手段は専用の
ＬＳＩを使用し、機能命令演算手段はメインプロセッサ
で処理するように構成したが、機能命令演算手段も専用
のＬＳＩを使用してメインプロセッサのみの負担を軽減
することもできる。また、ＰＭＣ（プログラマブル・マ
シン・コントローラ）は数値制御装置に内蔵されること
で説明したが、数値制御装置とは独立のＰＣ（プログラ
マブル・コントローラ）でも同様に適用することができ
る。

【００１５】

【発明の効果】以上説明したように本発明では、入力イ
メージデータをラダー・プログラムの実行中に固定して
、基本命令と機能命令を並列に実行するように構成した
ので、高速にラダー・プログラムを実行することができ
る。

【図面の簡単な説明】

【図１】本発明の高速演算処理ＰＭＣの概念図である。

【図２】本発明を実施するためのＰＭＣ（プログラマブ
ル・マシン・コントローラ）のブロック図である。

【図３】ラダー・プログラムの例を示す図である。

【図４】図３のラダー・プログラムを演算処理する場合
のタイムチャートである。

【図５】図３のラダー・プログラムを基本命令と機能命
令を直列に演算処理する場合のタイムチャートである。

【符号の説明】

１０　　入力イメージデータ２０　　調整手段２１　　基本命令演算手段２２　　機能命令演算手段３０　　出力イメージデータ４０　　ＰＭＣ（プログラマブル・マシン・コントロー
ラ）４１　　メインプロセッサ４８　　基本命令演算回路５０　　ラダー・プログラム

Claims

【特許請求の範囲】

【請求項１】　　ラダー・プログラムの基本命令と機能
命令を２つに分離して、その各ラダー・プログラムを個
別の演算手段で演算処理する高速演算処理ＰＭＣ（プロ
グラマブル・マシン・コントローラ）において、前記ラ
ダー・プログラムの一周期の演算処理中固定された、入
力イメージデータと、前記入力イメージデータによって
、前記基本命令を演算処理する基本命令演算手段と、前
記機能命令を演算処理する機能命令演算手段と、前記基
本命令演算手段と前記機能命令演算手段によって演算さ
れ、前記一周期の演算処理中に変化する出力イメージデ
ータと、前記基本命令演算手段と前記機能命令演算手段
との動作を調整する調整手段と、を有することを特徴と
する高速演算処理ＰＭＣ。
【請求項２】　　前記基本命令演算手段を専用のＬＳＩ
で構成し、前記機能命令演算手段と前記調整手段をメイ
ンプロセッサで構成したことを特徴とする請求項１記載
の高速演算処理ＰＭＣ。
【請求項３】　　前記基本命令演算手段と前記機能命令
演算手段を専用のＬＳＩで構成し前記調整手段をメイン
プロセッサで構成したことを特徴とする請求項１記載の
高速演算処理ＰＭＣ。