JPH04258015A - ピーキング抑制増幅器 - Google Patents
ピーキング抑制増幅器Info
- Publication number
- JPH04258015A JPH04258015A JP3019686A JP1968691A JPH04258015A JP H04258015 A JPH04258015 A JP H04258015A JP 3019686 A JP3019686 A JP 3019686A JP 1968691 A JP1968691 A JP 1968691A JP H04258015 A JPH04258015 A JP H04258015A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- detection circuit
- peaking
- error amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル信号の矩形
波を増幅する増幅器の出力にて矩形波に生ずるピーキン
グを自動的に抑制するピーキング抑制増幅器に関する。
波を増幅する増幅器の出力にて矩形波に生ずるピーキン
グを自動的に抑制するピーキング抑制増幅器に関する。
【０００２】例えば１００ＭＨｚの、１レベル，０レベ
ルと変化する矩形波のディジタル信号を増幅する増幅器
の帯域は、波形を崩さない為に例えば６００ＭＨｚと広
くしてある。
ルと変化する矩形波のディジタル信号を増幅する増幅器
の帯域は、波形を崩さない為に例えば６００ＭＨｚと広
くしてある。
【０００３】この為に、増幅器に用いるトランジスタの
特性によっては、矩形波の立ち上がり，立ち下がり時点
でピーキングを生ずる。このピーキングを手間がかから
ずに抑制出来る増幅器の提供が望まれている。
特性によっては、矩形波の立ち上がり，立ち下がり時点
でピーキングを生ずる。このピーキングを手間がかから
ずに抑制出来る増幅器の提供が望まれている。
【０００４】
【従来の技術】図４は従来例のピーキング抑制増幅器の
回路図及び波形図である。図４の増幅器は（Ａ）に示す
如き１レベルが０Ｖ，０レベルが−０．８ＶのＥＣＬレ
ベルの信号が入力し、出力よりは（Ｂ）に示す如き１レ
ベルが−０．８Ｖ，０レベルが−１．６ＶのＥＣＬレベ
ルの信号を出力するものであり、抵抗Ｒ１，Ｒ２，トラ
ンジスタＴｒ１，Ｔｒ２，定電流源６よりなる差動増幅
器と、トランジスタＴｒ３，抵抗Ｒ９よりなるバッフア
増幅器よりなっている。
回路図及び波形図である。図４の増幅器は（Ａ）に示す
如き１レベルが０Ｖ，０レベルが−０．８ＶのＥＣＬレ
ベルの信号が入力し、出力よりは（Ｂ）に示す如き１レ
ベルが−０．８Ｖ，０レベルが−１．６ＶのＥＣＬレベ
ルの信号を出力するものであり、抵抗Ｒ１，Ｒ２，トラ
ンジスタＴｒ１，Ｔｒ２，定電流源６よりなる差動増幅
器と、トランジスタＴｒ３，抵抗Ｒ９よりなるバッフア
増幅器よりなっている。
【０００５】この場合、トランジスタＴｒ１，Ｔｒ２，
Ｔｒ３の特性により（Ｂ）の出力波形に示す如く矩形波
の立ち上がり，立ち下がり時点でピーキングを生ずる事
がある。
Ｔｒ３の特性により（Ｂ）の出力波形に示す如く矩形波
の立ち上がり，立ち下がり時点でピーキングを生ずる事
がある。
【０００６】この為に、増幅器の出力に、抵抗Ｒ１０，
コンデンサＣ３を挿入してこのピーキングを防ぐように
している。
コンデンサＣ３を挿入してこのピーキングを防ぐように
している。
【０００７】
【発明が解決しようとする課題】しかしながら、このピ
ーキングを抑圧する抵抗Ｒ１０，コンデンサＣ３の値を
求めるには、何回も値の違うものに取替えて、適した値
を見つけることになるので、手間がかかる問題点がある
。
ーキングを抑圧する抵抗Ｒ１０，コンデンサＣ３の値を
求めるには、何回も値の違うものに取替えて、適した値
を見つけることになるので、手間がかかる問題点がある
。
【０００８】本発明は、自動的にピーキングを抑圧出来
るピーキング抑制増幅器の提供を目的としている。
るピーキング抑制増幅器の提供を目的としている。
【０００９】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、ディジタル信号の矩形
波を増幅する増幅器の出力に、電圧可変容量ダイオード
１を並列に接続し且つ、出力波形のピーク値を検出する
ピーク検出回路２と、出力波形の平均値を検出する平均
値検出回路３とを接続し、該ピーク検出回路２の出力と
該平均値検出回路３の出力に、該ピーク検出回路２にて
求めたピーク値と該平均値検出回路３にて求めた平均値
との差を求める第１の誤差増幅器４を接続し、更に該第
１の誤差増幅器４の出力に、該第１の誤差増幅器４にて
求めた値と、該増幅器の出力波形が正常な矩形の場合の
最大値と平均値との差の値Ｖ１との差を求める第２の誤
差増幅器５を接続し、該第２の誤差増幅器５の出力を該
電圧可変容量ダイオード１のバイアス電圧として与える
ようにする。
ック図である。図１に示す如く、ディジタル信号の矩形
波を増幅する増幅器の出力に、電圧可変容量ダイオード
１を並列に接続し且つ、出力波形のピーク値を検出する
ピーク検出回路２と、出力波形の平均値を検出する平均
値検出回路３とを接続し、該ピーク検出回路２の出力と
該平均値検出回路３の出力に、該ピーク検出回路２にて
求めたピーク値と該平均値検出回路３にて求めた平均値
との差を求める第１の誤差増幅器４を接続し、更に該第
１の誤差増幅器４の出力に、該第１の誤差増幅器４にて
求めた値と、該増幅器の出力波形が正常な矩形の場合の
最大値と平均値との差の値Ｖ１との差を求める第２の誤
差増幅器５を接続し、該第２の誤差増幅器５の出力を該
電圧可変容量ダイオード１のバイアス電圧として与える
ようにする。
【００１０】
【作用】本発明にれば、増幅器の出力の、ピーク検出回
路２にて出力の矩形波のピーク値を検出し、又平均値検
出回路３にて出力波形の平均値を検出し、検出したピー
ク値と平均値との差を第１の誤差増幅器４にて求め第２
の誤差増幅器５に入力する。
路２にて出力の矩形波のピーク値を検出し、又平均値検
出回路３にて出力波形の平均値を検出し、検出したピー
ク値と平均値との差を第１の誤差増幅器４にて求め第２
の誤差増幅器５に入力する。
【００１１】第２の誤差増幅器５では、第１の誤差増幅
器４にて求めた値と、出力のピーキングのない矩形波の
場合の最大値と平均値との差の電圧Ｖ１との差、即ち、
矩形波の最大値とピーキングにより生じたピーク値との
差の値を求め、この値の電圧を、電圧可変容量ダイオー
ド１のバイアス電圧として加えて容量を変化させ、この
差の電圧が非常に少なくなるよう，即ちピーキングによ
り生じたピーク値が殆どなくなるように自動的に制御す
る。
器４にて求めた値と、出力のピーキングのない矩形波の
場合の最大値と平均値との差の電圧Ｖ１との差、即ち、
矩形波の最大値とピーキングにより生じたピーク値との
差の値を求め、この値の電圧を、電圧可変容量ダイオー
ド１のバイアス電圧として加えて容量を変化させ、この
差の電圧が非常に少なくなるよう，即ちピーキングによ
り生じたピーク値が殆どなくなるように自動的に制御す
る。
【００１２】即ち、自動的にピーキングを抑制出来るの
で、ピーキングを抑制する手間をかからなくすることが
出来る。
で、ピーキングを抑制する手間をかからなくすることが
出来る。
【００１３】
【実施例】図２は本発明の実施例のピーキング抑制増幅
器の回路図、図３は図２の場合の１例の波形図である。
器の回路図、図３は図２の場合の１例の波形図である。
【００１４】図２では、図４に示す増幅器の出力に、並
列に抵抗Ｒ１１及び電圧可変容量ダイオード（バリキヤ
ップ）１を接続し、且つトランジスタＴｒ４と、平均値
を求める抵抗Ｒ３，Ｒ４，コンデンサＣ１よりなる回路
を有する平均値検出回路３と、トランジスタＴｒ５と、
ビークを求める抵抗Ｒ５，Ｒ６，ダイオードＤ，コンデ
ンサＣ２よりなる回路を有するピーク検出回路２を接続
し、平均値検出回路３，ピーク検出回路２の出力には、
ピーク検出回路２にて求めたビーク値と、平均値検出回
路３にて求めた平均値との差を求める、トランジスタＴ
ｒ６，抵抗Ｒ７，Ｒ８，オペアンプ７よりなる誤差増幅
器４を接続している。
列に抵抗Ｒ１１及び電圧可変容量ダイオード（バリキヤ
ップ）１を接続し、且つトランジスタＴｒ４と、平均値
を求める抵抗Ｒ３，Ｒ４，コンデンサＣ１よりなる回路
を有する平均値検出回路３と、トランジスタＴｒ５と、
ビークを求める抵抗Ｒ５，Ｒ６，ダイオードＤ，コンデ
ンサＣ２よりなる回路を有するピーク検出回路２を接続
し、平均値検出回路３，ピーク検出回路２の出力には、
ピーク検出回路２にて求めたビーク値と、平均値検出回
路３にて求めた平均値との差を求める、トランジスタＴ
ｒ６，抵抗Ｒ７，Ｒ８，オペアンプ７よりなる誤差増幅
器４を接続している。
【００１５】又誤差増幅器４の出力には、誤差増幅器４
の出力と、ピーキングのない増幅器の出力の矩形波の場
合の最大値と平均値との差の電圧Ｖ１の電圧を与える電
源Ｖ３との差を求めるオペアンプ８を有する誤差増幅器
５を接続し、誤差増幅器５の出力を、バイアス電圧とし
て電圧可変容量ダイオード１に与えるようにしている。
の出力と、ピーキングのない増幅器の出力の矩形波の場
合の最大値と平均値との差の電圧Ｖ１の電圧を与える電
源Ｖ３との差を求めるオペアンプ８を有する誤差増幅器
５を接続し、誤差増幅器５の出力を、バイアス電圧とし
て電圧可変容量ダイオード１に与えるようにしている。
【００１６】図４の従来例の場合と同じく、図３（Ａ）
に示す如きＥＣＬレベルの矩形波が入力し、増幅器の出
力には図３（Ｂ）に示す如き−０．４Ｖのピーキングが
生じた矩形波となったとして、図２の場合の各部の値を
図３の波形図を用いて説明する。
に示す如きＥＣＬレベルの矩形波が入力し、増幅器の出
力には図３（Ｂ）に示す如き−０．４Ｖのピーキングが
生じた矩形波となったとして、図２の場合の各部の値を
図３の波形図を用いて説明する。
【００１７】ピーク検出回路２ではピーク値の−０．４
Ｖを検出し、平均値検出回路３では平均値の−１．２Ｖ
を検出して誤差増幅器４に入力し、誤差増幅器４では差
の０．８Ｖを求め誤差増幅器５の一方の入力に入力する
。
Ｖを検出し、平均値検出回路３では平均値の−１．２Ｖ
を検出して誤差増幅器４に入力し、誤差増幅器４では差
の０．８Ｖを求め誤差増幅器５の一方の入力に入力する
。
【００１８】誤差増幅器５の他方の入力には、図３（Ｃ
）に示す如きピーキングの生じていない矩形波の平均値
−１．２Ｖと最大値−０．８Ｖとの差の０．４Ｖを予め
求め、電源Ｖ３より加えてあるので、出力は差の０．４
Ｖとなり、この電圧が電圧可変容量ダイオード１のバイ
アス電圧として与えられ、電圧可変容量ダイオード１の
容量が大きくなり、ピーク値が低くなり、誤差増幅器５
の出力電圧は小さくなる。
）に示す如きピーキングの生じていない矩形波の平均値
−１．２Ｖと最大値−０．８Ｖとの差の０．４Ｖを予め
求め、電源Ｖ３より加えてあるので、出力は差の０．４
Ｖとなり、この電圧が電圧可変容量ダイオード１のバイ
アス電圧として与えられ、電圧可変容量ダイオード１の
容量が大きくなり、ピーク値が低くなり、誤差増幅器５
の出力電圧は小さくなる。
【００１９】このような動作を繰り返しピーク値がなく
なると、誤差増幅器５の出力電圧は０となるので、この
点で電圧可変容量ダイオード１の容量値の変化は停まる
。即ち、自動的にピーキングを抑制出来るので手間のか
かるのをなくすることが出来る。
なると、誤差増幅器５の出力電圧は０となるので、この
点で電圧可変容量ダイオード１の容量値の変化は停まる
。即ち、自動的にピーキングを抑制出来るので手間のか
かるのをなくすることが出来る。
【００２０】
【発明の効果】以上詳細に説明せる如く本発明によれば
、自動的にピーキングを抑制出来るピーキング抑制増幅
器が得られ、ピーキングを抑制する手間が省ける効果が
ある。
、自動的にピーキングを抑制出来るピーキング抑制増幅
器が得られ、ピーキングを抑制する手間が省ける効果が
ある。
【図１】は本発明の原理ブロック図、
【図２】は本発明の実施例のピーキング抑制増幅器の回
路図、
路図、
【図３】は図２の場合の１例の波形図、
【図４】は従来
例のピーキング抑制増幅器の回路図及び波形図、
例のピーキング抑制増幅器の回路図及び波形図、
１は電圧可変容量ダイオード、
２はピーク検出回路、
３は平均値検出回路、
４、５は誤差増幅器、
６は定電流源、
７，８はオペアンプ、
Ｔｒ１〜Ｔｒ６はトランジスタ、
Ｒ１〜Ｒ１０は抵抗、
Ｃ１〜Ｃ３はコンデンサ、
Ｄはダイオード、
Ｖ３は電源を示す。
Claims (1)
- 【請求項１】 ディジタル信号の矩形波を増幅する増
幅器の出力に、電圧可変容量ダイオード（１）を並列に
接続し且つ、出力波形のピーク値を検出するピーク検出
回路（２）と、出力波形の平均値を検出する平均値検出
回路（３）とを接続し、該ピーク検出回路（２）の出力
と該平均値検出回路（３）の出力に、該ピーク検出回路
（２）にて求めたピーク値と該平均値検出回路（３）に
て求めた平均値との差を求める第１の誤差増幅器（４）
を接続し、更に該第１の誤差増幅器（４）の出力に、該
第１の誤差増幅器（４）にて求めた値と、該増幅器の出
力波形が正常な矩形の場合の最大値と平均値との差の値
（Ｖ１）との差を求める第２の誤差増幅器（５）を接続
し、該第２の誤差増幅器（５）の出力を該電圧可変容量
ダイオード（１）のバイアス電圧として与えるようにし
たことを特徴とするピーキング抑制増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3019686A JPH04258015A (ja) | 1991-02-13 | 1991-02-13 | ピーキング抑制増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3019686A JPH04258015A (ja) | 1991-02-13 | 1991-02-13 | ピーキング抑制増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04258015A true JPH04258015A (ja) | 1992-09-14 |
Family
ID=12006124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3019686A Withdrawn JPH04258015A (ja) | 1991-02-13 | 1991-02-13 | ピーキング抑制増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04258015A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007026670A1 (ja) * | 2005-09-02 | 2007-03-08 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路 |
| WO2007110915A1 (ja) * | 2006-03-27 | 2007-10-04 | Fujitsu Limited | ピーキング制御回路 |
-
1991
- 1991-02-13 JP JP3019686A patent/JPH04258015A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007026670A1 (ja) * | 2005-09-02 | 2007-03-08 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路 |
| US7923982B2 (en) | 2005-09-02 | 2011-04-12 | Panasonic Corporation | Semiconductor integrated circuit |
| WO2007110915A1 (ja) * | 2006-03-27 | 2007-10-04 | Fujitsu Limited | ピーキング制御回路 |
| US7786785B2 (en) | 2006-03-27 | 2010-08-31 | Fujitsu Limited | Peaking control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4017513B2 (ja) | パワーアンプクリッピング回路 | |
| US6292058B1 (en) | Signal amplifying circuit connected to a transfer circuit having a known non-linear transfer characteristic | |
| US9154098B2 (en) | Amplifier circuit and amplification method | |
| US4547741A (en) | Noise reduction circuit with a main signal path and auxiliary signal path having a high pass filter characteristic | |
| JPS63136807A (ja) | 増幅回路 | |
| JPH04258015A (ja) | ピーキング抑制増幅器 | |
| JPS585594B2 (ja) | 整流回路 | |
| US6218906B1 (en) | Amplifier circuit | |
| JP3762022B2 (ja) | コンパンディング積分器 | |
| JPH0883316A (ja) | 対数増幅器 | |
| US6741134B2 (en) | DC feedback control circuit | |
| JPH0348683B2 (ja) | ||
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| GB2178259A (en) | Amplifier with controllable amplification | |
| JPS6161287B2 (ja) | ||
| JP2577946B2 (ja) | 増幅回路 | |
| JPH0576043B2 (ja) | ||
| JPS62210707A (ja) | 温度補償型レベル検出回路 | |
| JPH01126566A (ja) | 電界検出回路 | |
| JPS648922B2 (ja) | ||
| JPS6161286B2 (ja) | ||
| JPH0345568B2 (ja) | ||
| JPH0440109A (ja) | 利得可変増幅器 | |
| JPH0573284B2 (ja) | ||
| JPH026450B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |