JPH04291925A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04291925A JPH04291925A JP3057207A JP5720791A JPH04291925A JP H04291925 A JPH04291925 A JP H04291925A JP 3057207 A JP3057207 A JP 3057207A JP 5720791 A JP5720791 A JP 5720791A JP H04291925 A JPH04291925 A JP H04291925A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electrode
- mesa structure
- film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、さらに詳しく述べるならば縦型デバイスの電極形
成方法を改良した半導体装置の製造方法に関する。コン
ピュータ等のシステムの高度化に伴い、ＬＳＩ等の半導
体装置も高集積化されると共に素子そのものの高速化へ
の要求はますます強くなるばかりである。半導体素子の
高速化は、寄生容量と寄生抵抗の低減にほかならず、電
極や各種の領域を自己整合的に微細に形成することが最
も重要である。
関し、さらに詳しく述べるならば縦型デバイスの電極形
成方法を改良した半導体装置の製造方法に関する。コン
ピュータ等のシステムの高度化に伴い、ＬＳＩ等の半導
体装置も高集積化されると共に素子そのものの高速化へ
の要求はますます強くなるばかりである。半導体素子の
高速化は、寄生容量と寄生抵抗の低減にほかならず、電
極や各種の領域を自己整合的に微細に形成することが最
も重要である。
【０００２】
【従来の技術】縦型デバイスの例として、図５に示すよ
うにコレクタ、ベース、エミッタを縦型に配列した縦型
バイポーラトランジスタがある。本発明はこのエミッタ
電極１、ベース電極２、コレクタ電極３の形成に適用で
きるものである。
うにコレクタ、ベース、エミッタを縦型に配列した縦型
バイポーラトランジスタがある。本発明はこのエミッタ
電極１、ベース電極２、コレクタ電極３の形成に適用で
きるものである。
【０００３】従来の縦型のデバイスにおいて、電極を自
己整合的に形成する方法として、図６にメサ構造４（（
ａ）参照）の形成、絶縁膜５の全面堆積（（ｂ）参照）
、絶縁膜５を異方性エッチングしてサイドウォール６を
イオンビームエッチングする（（ｃ）参照）。次に電極
材料７となる金属を全体に形成し（（ｄ）参照）、その
後基板に対するイオンビームの入射角度を小さくしたイ
オンビームエッチングによりサイドウォール上の金属を
とり除き第１電極（８）と第２電極９の分離を行う（（
ｅ）参照）。このようにして、電極８、９を形成するこ
とにより、メサ構造４と第２電極が自己整合的形成され
、その間隔はサイドウォール６の厚さだけしかなくなる
。またメサ構造４上の電極１もメサに対して自己整合的
にメサ構造を覆うようにして形成される。このためこの
方法によれば、形成されるメサ構造と二つの電極１と２
の間の寄生抵抗と寄生容量は非常に小さくなる。
己整合的に形成する方法として、図６にメサ構造４（（
ａ）参照）の形成、絶縁膜５の全面堆積（（ｂ）参照）
、絶縁膜５を異方性エッチングしてサイドウォール６を
イオンビームエッチングする（（ｃ）参照）。次に電極
材料７となる金属を全体に形成し（（ｄ）参照）、その
後基板に対するイオンビームの入射角度を小さくしたイ
オンビームエッチングによりサイドウォール上の金属を
とり除き第１電極（８）と第２電極９の分離を行う（（
ｅ）参照）。このようにして、電極８、９を形成するこ
とにより、メサ構造４と第２電極が自己整合的形成され
、その間隔はサイドウォール６の厚さだけしかなくなる
。またメサ構造４上の電極１もメサに対して自己整合的
にメサ構造を覆うようにして形成される。このためこの
方法によれば、形成されるメサ構造と二つの電極１と２
の間の寄生抵抗と寄生容量は非常に小さくなる。
【０００４】
【発明が解決しようとする課題】しかし、上記の電極形
成方法においては、電極１と電極２を分離する時の斜め
イオンビームエッチングによりメサ構造４の表面の半導
体にダメージが入りやすくリーク電流の原因になったり
、素子特性の劣化を引き起こしたりし易い。またサイド
ウォール６側面の不要金属だけでなく電極形成部分の金
属もエッチングされるため、電極が薄くなり抵抗の増大
や電極の断線による信頼性の低下を招く。そのため斜め
イオンビームエッチングによるエッチング時間のマージ
ンが少なかった。
成方法においては、電極１と電極２を分離する時の斜め
イオンビームエッチングによりメサ構造４の表面の半導
体にダメージが入りやすくリーク電流の原因になったり
、素子特性の劣化を引き起こしたりし易い。またサイド
ウォール６側面の不要金属だけでなく電極形成部分の金
属もエッチングされるため、電極が薄くなり抵抗の増大
や電極の断線による信頼性の低下を招く。そのため斜め
イオンビームエッチングによるエッチング時間のマージ
ンが少なかった。
【０００５】本発明は、メサ構造に対し自己整合的に電
極を形成し、かつメサ構造側面での電極の分離による半
導体のダメージを低減し、リーク電流や素子特性の劣化
を防ぐと共にプロセスの信頼性とマージンを向上させる
ことを目的とする。
極を形成し、かつメサ構造側面での電極の分離による半
導体のダメージを低減し、リーク電流や素子特性の劣化
を防ぐと共にプロセスの信頼性とマージンを向上させる
ことを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、サイドウォールを有するメサ構造上に第
１金属の皮膜及び第２金属の皮膜を順次形成し、第１金
属に対して第２金属が優先にエッチングされる異方性ド
ライエッチングを、基板に対しビームを斜めから入射さ
せて行い、前記サイドウォールの側面に被着された第１
金属の皮膜を選択的に露出させ、次に第２金属に対して
第１金属が優先的にエッチングされる等方性エッチング
を行うことを特徴とする。
の製造方法は、サイドウォールを有するメサ構造上に第
１金属の皮膜及び第２金属の皮膜を順次形成し、第１金
属に対して第２金属が優先にエッチングされる異方性ド
ライエッチングを、基板に対しビームを斜めから入射さ
せて行い、前記サイドウォールの側面に被着された第１
金属の皮膜を選択的に露出させ、次に第２金属に対して
第１金属が優先的にエッチングされる等方性エッチング
を行うことを特徴とする。
【０００７】図１は本発明の製造方法の原理を示す。本
発明においては図６の（ａ）〜（ｃ）と同様の工程によ
りサイドウォール構造４を設けたメサ上に第１金属１０
とそれと異なる薄い第２金属１１を形成し（図１（ａ）
）、第１金属１０に対して第２金属１１が選択的にエッ
チングされる異方性ドライエッチングを、基板に対する
ビームの入射角度を小さくして行いメサ構造側面の金属
（第２金属１１）を取り除く（図１の（ｂ）参照）。こ
の工程では第１金属１０にはダメージが入ってもサイド
ウォール及び半導体にはダメージが入らない。
発明においては図６の（ａ）〜（ｃ）と同様の工程によ
りサイドウォール構造４を設けたメサ上に第１金属１０
とそれと異なる薄い第２金属１１を形成し（図１（ａ）
）、第１金属１０に対して第２金属１１が選択的にエッ
チングされる異方性ドライエッチングを、基板に対する
ビームの入射角度を小さくして行いメサ構造側面の金属
（第２金属１１）を取り除く（図１の（ｂ）参照）。こ
の工程では第１金属１０にはダメージが入ってもサイド
ウォール及び半導体にはダメージが入らない。
【０００８】図２を参照してビームの入射角度とエッチ
ングの関係を説明する。イオンビームの角度が４５°〜
９０°であるとメサ構造側面に堆積した第２金属膜１１
よりも、メサ構造上面及びメサ構造以外の部分の第２金
属膜のエッチング速度の方が大きいので、メサ構造側面
だけを選択的に削りとられないので図１の（ｂ）に示す
ようなエッチングが行われない。一方、イオンビームの
角度が０°であると、理論的にはメサ構造側面に堆積し
た第２金属膜１１が削り取られ、平坦部に堆積した金属
膜１０、１１は削り取られないが、実際には基板上に他
のパターンも作られているので、互いに他のパターンの
陰になりうることになり好ましくない。したがって、イ
オンビームの角度は１０°以上あることが好ましい。し
たがってイオンビームの角度は１０〜４５°が横方向を
優先的にエッチングする上で必要である。
ングの関係を説明する。イオンビームの角度が４５°〜
９０°であるとメサ構造側面に堆積した第２金属膜１１
よりも、メサ構造上面及びメサ構造以外の部分の第２金
属膜のエッチング速度の方が大きいので、メサ構造側面
だけを選択的に削りとられないので図１の（ｂ）に示す
ようなエッチングが行われない。一方、イオンビームの
角度が０°であると、理論的にはメサ構造側面に堆積し
た第２金属膜１１が削り取られ、平坦部に堆積した金属
膜１０、１１は削り取られないが、実際には基板上に他
のパターンも作られているので、互いに他のパターンの
陰になりうることになり好ましくない。したがって、イ
オンビームの角度は１０°以上あることが好ましい。し
たがってイオンビームの角度は１０〜４５°が横方向を
優先的にエッチングする上で必要である。
【０００９】次に第２金属１１に対して第１金属１０が
選択的にエッチングされる等方性エッチングにより、メ
サ構造側面の第１金属１０だけをエッチングして第１電
極８と第２電極９を分離する（図１（ｃ）参照）。ここ
での選択エッチングは必ずしも等方的である必要はない
が、ドライもしくはウェット式の化学的エッチングによ
る等方性エッチングを行えばダメージを低くおさえ、欠
陥発生を少なくすることができる。
選択的にエッチングされる等方性エッチングにより、メ
サ構造側面の第１金属１０だけをエッチングして第１電
極８と第２電極９を分離する（図１（ｃ）参照）。ここ
での選択エッチングは必ずしも等方的である必要はない
が、ドライもしくはウェット式の化学的エッチングによ
る等方性エッチングを行えばダメージを低くおさえ、欠
陥発生を少なくすることができる。
【００１０】第２金属１１は図１の（ｂ）の工程で一部
が削り取られるので、薄いほうが好ましく、その厚さは
エッチング媒体と金属の種類を勘案して定められる。第
２金属１１は電極８、９を構成することになる第１金属
１０をマスクして、これを等方性エッチング媒体から保
護している。この機能が実現されればその金属の種類は
制限されず、例えば第１金属−ＷＳｉ、第２金属−Ａｕ
を使用することができる。また、この機能が実現されれ
ば図１の（ｃ）の段階で第２金属１２は電極８、９に残
ってその一部を構成することは必ずしも必要ない。した
がって、第２金属１２の代わりにこれと同じ機能をもつ
絶縁膜を使用してもよく、この場合は、電極どうしを分
離した後絶縁膜を除去する必要がある。
が削り取られるので、薄いほうが好ましく、その厚さは
エッチング媒体と金属の種類を勘案して定められる。第
２金属１１は電極８、９を構成することになる第１金属
１０をマスクして、これを等方性エッチング媒体から保
護している。この機能が実現されればその金属の種類は
制限されず、例えば第１金属−ＷＳｉ、第２金属−Ａｕ
を使用することができる。また、この機能が実現されれ
ば図１の（ｃ）の段階で第２金属１２は電極８、９に残
ってその一部を構成することは必ずしも必要ない。した
がって、第２金属１２の代わりにこれと同じ機能をもつ
絶縁膜を使用してもよく、この場合は、電極どうしを分
離した後絶縁膜を除去する必要がある。
【００１１】
【作用】本発明では図１の（ｃ）に示すように、電極間
の分離には等方性エッチングを使うため半導体にはダメ
ージはほとんど入らない。この事により、電極間のリー
ク電流が少なくまた素子特性の劣化も引き起こしにくい
ことになる。また電極を構成する第１金属１０の表面は
第２金属１１または絶縁膜によりマスクされているため
、全くエッチングされない。このため電極の厚さも十分
に保つことが出来るので多少エッチング時間が延びても
電極の厚さは、全くかわらない上に、サイドウォール構
造がダメージを受けることもなく、十分にエッチングの
マージンをとることができ、歩留まり向上に大きく寄与
する。以下、実施例によりさらに詳しく本発明を説明す
る。
の分離には等方性エッチングを使うため半導体にはダメ
ージはほとんど入らない。この事により、電極間のリー
ク電流が少なくまた素子特性の劣化も引き起こしにくい
ことになる。また電極を構成する第１金属１０の表面は
第２金属１１または絶縁膜によりマスクされているため
、全くエッチングされない。このため電極の厚さも十分
に保つことが出来るので多少エッチング時間が延びても
電極の厚さは、全くかわらない上に、サイドウォール構
造がダメージを受けることもなく、十分にエッチングの
マージンをとることができ、歩留まり向上に大きく寄与
する。以下、実施例によりさらに詳しく本発明を説明す
る。
【００１２】
【実施例】図３、図４は一実施例として、ＩｎＰ／Ｉｎ
ＧａＡｓ−ＨＢＴの製造方法に本発明を適用した工程図
である。まず、エミッタ及びベースのメサ構造４ｅ（１
５００〜３０００Å）、４ｂ（３０００〜５０００Å）
ベース及びコレクタのオーミックコンタクト面までエッ
チングする（図３（ａ）参照）。
ＧａＡｓ−ＨＢＴの製造方法に本発明を適用した工程図
である。まず、エミッタ及びベースのメサ構造４ｅ（１
５００〜３０００Å）、４ｂ（３０００〜５０００Å）
ベース及びコレクタのオーミックコンタクト面までエッ
チングする（図３（ａ）参照）。
【００１３】各メサ構造の上にＳｉＯ２ 膜１５を厚み
２０００Åに形成したあと（図３（ｂ））ＣＨＦ３ 等
による異方性ドライエッチングによりエミッタ及びベー
スのメサのサイドウォール１６を形成する（図３の（ｃ
）参照）。その上に２層金属としてエミッタ、ベース及
びコレクタのオーミック電極となるＷＳｉ膜１７（３０
００Å）−第１金属−をスパッタなどで形成した（図３
の（ｄ）参照）後、さらにＡｕ膜１８−第２金属−を５
００Å蒸着等で形成する（図４の（ａ）参照）。
２０００Åに形成したあと（図３（ｂ））ＣＨＦ３ 等
による異方性ドライエッチングによりエミッタ及びベー
スのメサのサイドウォール１６を形成する（図３の（ｃ
）参照）。その上に２層金属としてエミッタ、ベース及
びコレクタのオーミック電極となるＷＳｉ膜１７（３０
００Å）−第１金属−をスパッタなどで形成した（図３
の（ｄ）参照）後、さらにＡｕ膜１８−第２金属−を５
００Å蒸着等で形成する（図４の（ａ）参照）。
【００１４】次に基板とビームの入射角度が約１０°〜
４５°としたＡｒによる斜めイオンビームエッチングに
よりサイドウォール１６の側面のＡｕ膜１８のみをエッ
チングする（図４の（ｂ））。なおＷＳｉはＡｒイオン
ビームによりほとんど削られない。さらにＮＦ３ など
によるＷＳｉの等方性ドライエッチングにより、各メサ
のサイドウォールが露出するまでＷＳｉ膜１７をエッチ
ングし核電極３２、３３、３４を分離する。続いてコレ
クタのメサ構造４ｃを作る（図４の（ｃ））。
４５°としたＡｒによる斜めイオンビームエッチングに
よりサイドウォール１６の側面のＡｕ膜１８のみをエッ
チングする（図４の（ｂ））。なおＷＳｉはＡｒイオン
ビームによりほとんど削られない。さらにＮＦ３ など
によるＷＳｉの等方性ドライエッチングにより、各メサ
のサイドウォールが露出するまでＷＳｉ膜１７をエッチ
ングし核電極３２、３３、３４を分離する。続いてコレ
クタのメサ構造４ｃを作る（図４の（ｃ））。
【００１５】
【発明の効果】以上説明したように、本発明によれば電
極分離時における半導体のダメージを低減することがで
きると共に電極分離に必要な部分の金属だけをエッチン
グし、電極となる金属をエッチングすることがないので
、ダメージによって誘起されるリーク電流を低減すると
共に素子の劣化を少なくすることが出来、また分離の工
程におけるマージンを大きくとることができプロセス信
頼性と歩留まりが向上する。
極分離時における半導体のダメージを低減することがで
きると共に電極分離に必要な部分の金属だけをエッチン
グし、電極となる金属をエッチングすることがないので
、ダメージによって誘起されるリーク電流を低減すると
共に素子の劣化を少なくすることが出来、また分離の工
程におけるマージンを大きくとることができプロセス信
頼性と歩留まりが向上する。
【図１】本発明による自己整合電極形成法の説明図であ
り、（ａ）は二層金属膜の形成、（ｂ）は異方性エッチ
ング、（ｃ）は等方性エッチングにそれぞれ該当する。
り、（ａ）は二層金属膜の形成、（ｂ）は異方性エッチ
ング、（ｃ）は等方性エッチングにそれぞれ該当する。
【図２】異方性エッチングにおけるビーム入射角度の説
明図である。
明図である。
【図３】本発明実施例の工程図であり、（ａ）はメサ形
成、（ｂ）はＳｉＯ２ の形成、（ｃ）はサイドウォー
ルの形成、（ｄ）はＷＳｉ膜形成の工程にそれぞれ該当
する。
成、（ｂ）はＳｉＯ２ の形成、（ｃ）はサイドウォー
ルの形成、（ｄ）はＷＳｉ膜形成の工程にそれぞれ該当
する。
【図４】図３に続く工程図であり、（ａ）はＡｕ膜の蒸
着、（ｂ）は異方性エッチング、（ｃ）は等方性エッチ
ングの工程にそれぞれ該当する。
着、（ｂ）は異方性エッチング、（ｃ）は等方性エッチ
ングの工程にそれぞれ該当する。
【図５】縦型バイポーラトランジスタの電極を示す図で
ある。
ある。
【図６】従来技術による自己整合電極形成法の説明図で
ある
ある
１ エミッタ電極
２ ベース電極
３ コレクタ電極
４ メサ構造
５ 絶縁膜
６ サイドウォール
７ 電極材料
１０ 第１金属
１１ 第２金属
Claims (2)
- 【請求項１】 サイドウォールを有するメサ構造上に
第１金属の皮膜及び第２金属の皮膜を順次形成し、第１
金属に対して第２金属が優先にエッチングされる異方性
ドライエッチングを、基板に対しビームを斜めから入射
させて行い、前記サイドウォールの側面に被着された第
１金属の皮膜を選択的に露出させ、次に第２金属に対し
て第１金属が優先的にエッチングされる等方性エッチン
グを行うことを特徴とする半導体装置の製造方法。 - 【請求項２】 第２金属に代えて絶縁体を使用する請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057207A JPH04291925A (ja) | 1991-03-20 | 1991-03-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057207A JPH04291925A (ja) | 1991-03-20 | 1991-03-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291925A true JPH04291925A (ja) | 1992-10-16 |
Family
ID=13049065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3057207A Pending JPH04291925A (ja) | 1991-03-20 | 1991-03-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04291925A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05213796A (ja) * | 1991-10-09 | 1993-08-24 | Elf Atochem North America Inc | 安定化された１４１ｂ |
| US6008136A (en) * | 1996-12-11 | 1999-12-28 | Nec Corporation | Method for manufacturing semiconductor device capable of improving etching rate ratio of insulator to refractory metal |
-
1991
- 1991-03-20 JP JP3057207A patent/JPH04291925A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05213796A (ja) * | 1991-10-09 | 1993-08-24 | Elf Atochem North America Inc | 安定化された１４１ｂ |
| US6008136A (en) * | 1996-12-11 | 1999-12-28 | Nec Corporation | Method for manufacturing semiconductor device capable of improving etching rate ratio of insulator to refractory metal |
| US6214744B1 (en) * | 1996-12-11 | 2001-04-10 | Nec Corporation | Method for manufacturing semiconductor device capable of improving etching rate ratio of insulator to refractory metal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6855610B2 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
| US4839304A (en) | Method of making a field effect transistor with overlay gate structure | |
| JP2780162B2 (ja) | 半導体デバイスの製造方法 | |
| US6140171A (en) | FET device containing a conducting sidewall spacer for local interconnect and method for its fabrication | |
| JPH0897194A (ja) | 窒化シリコンのエッチング方法 | |
| JPH04291925A (ja) | 半導体装置の製造方法 | |
| JP2708729B2 (ja) | 半導体素子のコンタクトホール形成方法 | |
| JP2900729B2 (ja) | 半導体装置の製造方法 | |
| JP2968146B2 (ja) | 電極の製造方法 | |
| JP2715877B2 (ja) | 半導体装置の製造方法 | |
| JP2914022B2 (ja) | ゲート電極の形成方法 | |
| JP3075245B2 (ja) | 化合物半導体の製造方法 | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| KR100271791B1 (ko) | 반도체장치의제조방법 | |
| JP2694777B2 (ja) | 半導体装置の製造方法 | |
| JPH08203925A (ja) | 微細ゲート電極の形成方法 | |
| JPH0734440B2 (ja) | 半導体装置における配線形成方法 | |
| JPH0822997A (ja) | 半導体装置およびその製造方法 | |
| JPH02208945A (ja) | 半導体装置の製造方法 | |
| JPH05335333A (ja) | 半導体装置およびその製造方法 | |
| JPH1187322A (ja) | 半導体装置の製造方法 | |
| JPH0414830A (ja) | 半導体装置の製造方法 | |
| JPH11150123A (ja) | 半導体装置の製造方法 | |
| JPH02142142A (ja) | 電界効果トランジスタの製造方法 | |
| JPH11317376A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000822 |