JPH04304577A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH04304577A JPH04304577A JP6868891A JP6868891A JPH04304577A JP H04304577 A JPH04304577 A JP H04304577A JP 6868891 A JP6868891 A JP 6868891A JP 6868891 A JP6868891 A JP 6868891A JP H04304577 A JPH04304577 A JP H04304577A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- image
- image processing
- fifo
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
Landscapes
- Image Input (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、イメージスキャナによ
る入力画像データを処理する画像処理装置に関する。
る入力画像データを処理する画像処理装置に関する。
【０００２】
【従来の技術】イメージスキャナで読み取った画像の処
理装置には図２又は図３に示す構成のものがある。図２
において、イメージスキャナ１は図面や文書の図形，文
字等を画像としてラスタスキャンによって連続したドッ
トデータとして読み取り、入力処理部２は該ドットデー
タの２値化，多値化等によってディジタルデータに変換
し、画像メモリ３１〜３ｎは入力処理されたドットデー
タを画面単位で記憶し、画像処理部４は画像メモリ３１
〜３ｎに記憶する画像データからその特徴抽出や輪郭強
調等の画像処理を行う。ＣＰＵ５及びメインメモリ６は
システムバスを介して処理結果をメインメモリ６に格納
したり他の装置（ＣＡＤ等）へ転送し、また各部の制御
を行う。
理装置には図２又は図３に示す構成のものがある。図２
において、イメージスキャナ１は図面や文書の図形，文
字等を画像としてラスタスキャンによって連続したドッ
トデータとして読み取り、入力処理部２は該ドットデー
タの２値化，多値化等によってディジタルデータに変換
し、画像メモリ３１〜３ｎは入力処理されたドットデー
タを画面単位で記憶し、画像処理部４は画像メモリ３１
〜３ｎに記憶する画像データからその特徴抽出や輪郭強
調等の画像処理を行う。ＣＰＵ５及びメインメモリ６は
システムバスを介して処理結果をメインメモリ６に格納
したり他の装置（ＣＡＤ等）へ転送し、また各部の制御
を行う。
【０００３】この構成の画像処理装置は、イメージスキ
ャナ１によって読み取った画像データを画像メモリ３１
〜３ｎに一旦格納し、画像処理部４あるいはＣＰＵ５に
よってデータ変換等の画像処理を行う。
ャナ１によって読み取った画像データを画像メモリ３１
〜３ｎに一旦格納し、画像処理部４あるいはＣＰＵ５に
よってデータ変換等の画像処理を行う。
【０００４】図３の構成は、入力処理部２の処理データ
をＦＩＦＯ（ＦｉｒｓｔＩｎ Ｆｉｒｓｔ Ｏｕｔ
）メモリ７によって順次書込み及び読出しを行い、この
ＦＩＦＯメモリ７からの読み出しを画像処理部４の処理
速度に合わせることで図２構成の画像メモリ３１〜３ｎ
を不要にする。
をＦＩＦＯ（ＦｉｒｓｔＩｎ Ｆｉｒｓｔ Ｏｕｔ
）メモリ７によって順次書込み及び読出しを行い、この
ＦＩＦＯメモリ７からの読み出しを画像処理部４の処理
速度に合わせることで図２構成の画像メモリ３１〜３ｎ
を不要にする。
【０００５】この構成ではＦＩＦＯメモリ７が画像読み
取りスピードと画像処理スピードのアンバランスを吸収
するバッファの機能を持ち、仮にスピードにアンバラン
スが無ければ特に必要としない。
取りスピードと画像処理スピードのアンバランスを吸収
するバッファの機能を持ち、仮にスピードにアンバラン
スが無ければ特に必要としない。
【０００６】
【発明が解決しようとする課題】従来の画像処理装置に
おいて、Ａ０判の図面を１６ドット／ｍｍの精度で入力
するとき、その情報量は３２メガバイトになる。このよ
うな多量のデータについて画像処理するには、図２の方
式では画像メモリ３１〜３ｎに少なくとも１面（３２メ
ガバイト）の容量が必要となり、画像処理の内容によっ
ては同等の画像メモリを２面あるいは３面分必要として
膨大なメモリ容量を必要とする。
おいて、Ａ０判の図面を１６ドット／ｍｍの精度で入力
するとき、その情報量は３２メガバイトになる。このよ
うな多量のデータについて画像処理するには、図２の方
式では画像メモリ３１〜３ｎに少なくとも１面（３２メ
ガバイト）の容量が必要となり、画像処理の内容によっ
ては同等の画像メモリを２面あるいは３面分必要として
膨大なメモリ容量を必要とする。
【０００７】また、これだけ大量の情報を処理するには
高速の画像処理手段を必要とし、画像処理向きの特殊メ
モリ構造も要求され、汎用性に劣る。
高速の画像処理手段を必要とし、画像処理向きの特殊メ
モリ構造も要求され、汎用性に劣る。
【０００８】また、入力処理した画像データを一旦画像
メモリ３１〜３ｎに蓄えるため、蓄え終わるまで画像処
理を実行できず、処理効率の悪いものになる。
メモリ３１〜３ｎに蓄えるため、蓄え終わるまで画像処
理を実行できず、処理効率の悪いものになる。
【０００９】一方、図３の方式では入力処理と画像処理
が並行して行われるため、画像メモリ３１〜３ｎを不要
にする。しかし、画像処理部４は画像の特徴抽出等のた
めには画像データの数ライン分のラインメモリを持って
パイプライン処理を行うことから、図２の方式のものに
較べて画像処理スピードの向上が難しくなる。
が並行して行われるため、画像メモリ３１〜３ｎを不要
にする。しかし、画像処理部４は画像の特徴抽出等のた
めには画像データの数ライン分のラインメモリを持って
パイプライン処理を行うことから、図２の方式のものに
較べて画像処理スピードの向上が難しくなる。
【００１０】このため、イメージスキャナの性能の違い
等によっては画像の入力平均スピードが画像処理部４の
平均処理スピードを上回る場合、あるいはスピードのア
ンバランスにより一時的にＦＩＦＯメモリ７に保留され
るデータの最大量が大きくなる場合等にはＦＩＦＯメモ
リ７の容量に大きなものを必要とする。極端な場合には
入力処理と画像処理のスピードアンバランス解消のため
に３２メガバイト相当のＦＩＦＯメモリを必要とするが
アンバランス解消のみに設けられるのはメモリの利用効
率を悪くする。
等によっては画像の入力平均スピードが画像処理部４の
平均処理スピードを上回る場合、あるいはスピードのア
ンバランスにより一時的にＦＩＦＯメモリ７に保留され
るデータの最大量が大きくなる場合等にはＦＩＦＯメモ
リ７の容量に大きなものを必要とする。極端な場合には
入力処理と画像処理のスピードアンバランス解消のため
に３２メガバイト相当のＦＩＦＯメモリを必要とするが
アンバランス解消のみに設けられるのはメモリの利用効
率を悪くする。
【００１１】なお、ＦＩＦＯメモリは多段のシフトレジ
スタ、あるいはメモリデバイスとこのデバイスがＦＩＦ
Ｏ的動作になるよう制御するＦＩＦＯコントローラとで
構成されるが、シフトレジスタ方式とする場合には回路
規模が膨大になって前述のＦＩＦＯメモリ７としての適
用が殆ど不可能であるし、メモリデバイスとコントロー
ラの組み合わせ方式にするもメモリデバイスに大容量の
ものを必要とし、画像メモリを設ける図２の場合と同様
の問題が残る。
スタ、あるいはメモリデバイスとこのデバイスがＦＩＦ
Ｏ的動作になるよう制御するＦＩＦＯコントローラとで
構成されるが、シフトレジスタ方式とする場合には回路
規模が膨大になって前述のＦＩＦＯメモリ７としての適
用が殆ど不可能であるし、メモリデバイスとコントロー
ラの組み合わせ方式にするもメモリデバイスに大容量の
ものを必要とし、画像メモリを設ける図２の場合と同様
の問題が残る。
【００１２】本発明の目的は、メモリデバイスとそのコ
ントローラによるＦＩＦＯメモリ方式において、入力処
理と画像処理のスピードアンバランスにも画像処理を確
実にし、しかもメモリデバイスの利用効率を高めた画像
処理装置を提供することにある。
ントローラによるＦＩＦＯメモリ方式において、入力処
理と画像処理のスピードアンバランスにも画像処理を確
実にし、しかもメモリデバイスの利用効率を高めた画像
処理装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明は前記課題の解決
を図るため、画像をラスタスキャンで読み取るイメージ
スキャナと、このイメージスキャナからのディジタル化
画像データをメモリデバイスに順次書き込み及び順次読
み出すＦＩＦＯメモリと、このメモリから読み出される
画像データを順次画像処理する画像処理部と、この画像
処理部の処理結果をシステムバスを介して取り込むＣＰ
Ｕ及びメインメモリとを備えた画像処理装置において、
前記ＦＩＦＯメモリは、ＦＩＦＯコントローラとマルチ
ポートメモリを有し、該マルチポートメモリには該コン
トローラの制御による前記イメージスキャナからの画像
データの順次書込み／読出しと前記ＣＰＵの制御による
システムバスを通したデータの書込み／読出しを行う構
成にしたことを特徴とする。
を図るため、画像をラスタスキャンで読み取るイメージ
スキャナと、このイメージスキャナからのディジタル化
画像データをメモリデバイスに順次書き込み及び順次読
み出すＦＩＦＯメモリと、このメモリから読み出される
画像データを順次画像処理する画像処理部と、この画像
処理部の処理結果をシステムバスを介して取り込むＣＰ
Ｕ及びメインメモリとを備えた画像処理装置において、
前記ＦＩＦＯメモリは、ＦＩＦＯコントローラとマルチ
ポートメモリを有し、該マルチポートメモリには該コン
トローラの制御による前記イメージスキャナからの画像
データの順次書込み／読出しと前記ＣＰＵの制御による
システムバスを通したデータの書込み／読出しを行う構
成にしたことを特徴とする。
【００１４】
【作用】上記構成になる本発明によれば、マルチポート
メモリは画像処理の際に必要とするＦＩＦＯメモリとし
て利用すると共に、画像処理終了後はシステムバス側か
ら見てメインメモリと同様のメモリ機能を持たせ、該メ
インメモリの拡張用メモリ等に利用できるようにする。
メモリは画像処理の際に必要とするＦＩＦＯメモリとし
て利用すると共に、画像処理終了後はシステムバス側か
ら見てメインメモリと同様のメモリ機能を持たせ、該メ
インメモリの拡張用メモリ等に利用できるようにする。
【００１５】
【実施例】図１は本発明の一実施例を示す構成図である
。同図が図３と異なる部分は、ＦＩＦＯメモリ７に代え
てマルチポートメモリ８とＦＩＦＯコントローラ９を設
けた点にある。
。同図が図３と異なる部分は、ＦＩＦＯメモリ７に代え
てマルチポートメモリ８とＦＩＦＯコントローラ９を設
けた点にある。
【００１６】マルチポートメモリ８は、第１のポートを
システムバスに接続し、第２のポートをＦＩＦＯコント
ローラに接続する。ＦＩＦＯコントローラ９は、入力処
理部２からの画像データをマルチポートメモリ８に順次
書き込み及び該メモリ８からの順次読み出し制御を行い
、読み出した画像データを画像処理部４に転送する。
システムバスに接続し、第２のポートをＦＩＦＯコント
ローラに接続する。ＦＩＦＯコントローラ９は、入力処
理部２からの画像データをマルチポートメモリ８に順次
書き込み及び該メモリ８からの順次読み出し制御を行い
、読み出した画像データを画像処理部４に転送する。
【００１７】一方、ＣＰＵ５はマルチポートメモリ８に
対してシステムバスを通してデータの書き込みと読み出
し制御を行い、マルチポートメモリ８をメインメモリ６
の容量拡張のためのメモリとして利用する。例えば、マ
ルチポートメモリ８をＣＰＵ５のプログラムメモリやデ
ータメモリとして利用する。
対してシステムバスを通してデータの書き込みと読み出
し制御を行い、マルチポートメモリ８をメインメモリ６
の容量拡張のためのメモリとして利用する。例えば、マ
ルチポートメモリ８をＣＰＵ５のプログラムメモリやデ
ータメモリとして利用する。
【００１８】上述の構成において、画像処理にはマルチ
ポートメモリ８とＦＩＦＯコントローラ９はイメージス
キャナ１の読み取りになる画像読み取りスピードと画像
処理部４による画像データの処理スピードとのアンバラ
ンスを吸収するデータバッファとして画像データの順次
書き込みと順次読み出し制御を行う。
ポートメモリ８とＦＩＦＯコントローラ９はイメージス
キャナ１の読み取りになる画像読み取りスピードと画像
処理部４による画像データの処理スピードとのアンバラ
ンスを吸収するデータバッファとして画像データの順次
書き込みと順次読み出し制御を行う。
【００１９】この画像処理において、Ａ０判図面の画像
処理には、前述のようにスピードのアンバランス最悪で
は３２メガバイトのＦＩＦＯメモリが要求され、マルチ
ポートメモリ８にはその容量を持つ構成にされる。ここ
で、画像処理が終了したとき、ＦＩＦＯ処理は不要にな
り、マルチポートメモリ８をメインメモリ６の拡張メモ
リ等に利用する。
処理には、前述のようにスピードのアンバランス最悪で
は３２メガバイトのＦＩＦＯメモリが要求され、マルチ
ポートメモリ８にはその容量を持つ構成にされる。ここ
で、画像処理が終了したとき、ＦＩＦＯ処理は不要にな
り、マルチポートメモリ８をメインメモリ６の拡張メモ
リ等に利用する。
【００２０】例えば、画像処理が終了した後、ＣＰＵ５
は画像データを使って図形の解読や文字の認識などの処
理を行うのに、大容量の解析プログラムを使用するが、
このプログラムをマルチポートメモリ８に書き込むこと
でメインメモリ６の必要容量を低減させる。
は画像データを使って図形の解読や文字の認識などの処
理を行うのに、大容量の解析プログラムを使用するが、
このプログラムをマルチポートメモリ８に書き込むこと
でメインメモリ６の必要容量を低減させる。
【００２１】また、画像処理終了後、マルチポートメモ
リ８にはイメージスキャナ１で読み取った元の画像デー
タが書き込まれており、この画像データをマルチポート
メモリ８からＣＰＵ側に読み出して他システムへのデー
タ提供や画像処理結果のデータと共に文字認識等に利用
する。
リ８にはイメージスキャナ１で読み取った元の画像デー
タが書き込まれており、この画像データをマルチポート
メモリ８からＣＰＵ側に読み出して他システムへのデー
タ提供や画像処理結果のデータと共に文字認識等に利用
する。
【００２２】さらに、画像処理対象図面の判が小さい場
合や精度（ドット／ｍｍ）を低くした画像処理では、画
像処理中でもマルチポートメモリ８の容量に余裕があり
、この余裕分をメインメモリ６の拡張分として利用する
。
合や精度（ドット／ｍｍ）を低くした画像処理では、画
像処理中でもマルチポートメモリ８の容量に余裕があり
、この余裕分をメインメモリ６の拡張分として利用する
。
【００２３】
【発明の効果】以上のとおり、本発明によれば、ＦＩＦ
Ｏメモリ方式による画像処理装置において、ＦＩＦＯメ
モリをマルチポートメモリとＦＩＦＯコントローラで構
成し、マルチポートメモリはシステムバス側からのデー
タ書込み／読出しも行えるように構成するため、マルチ
ポートメモリの容量を画像処理と入力処理のスピードア
ンバランスや画像処理スピードの差が大きい最悪の場合
に必要な容量設計しておくことで画像処理を確実にし、
しかも該マルチポートメモリをシステム側のメインメモ
リ拡張用等として利用することでメモリの利用効率を高
めることができる。さらに、画像処理後にはマルチポー
トメモリに入力画像データが残っているため、該データ
をシステム側の処理に利用することができる。
Ｏメモリ方式による画像処理装置において、ＦＩＦＯメ
モリをマルチポートメモリとＦＩＦＯコントローラで構
成し、マルチポートメモリはシステムバス側からのデー
タ書込み／読出しも行えるように構成するため、マルチ
ポートメモリの容量を画像処理と入力処理のスピードア
ンバランスや画像処理スピードの差が大きい最悪の場合
に必要な容量設計しておくことで画像処理を確実にし、
しかも該マルチポートメモリをシステム側のメインメモ
リ拡張用等として利用することでメモリの利用効率を高
めることができる。さらに、画像処理後にはマルチポー
トメモリに入力画像データが残っているため、該データ
をシステム側の処理に利用することができる。
【図１】本発明の一実施例を示す構成図。
【図２】従来の構成図。
【図３】従来の構成図。
１…イメージスキャナ、２…入力処理部、４…画像処理
部、５…ＣＰＵ、６…メインメモリ、８…マルチポート
メモリ、９…ＦＩＦＯコントローラ。
部、５…ＣＰＵ、６…メインメモリ、８…マルチポート
メモリ、９…ＦＩＦＯコントローラ。
Claims (1)
- 【請求項１】 画像をラスタスキャンで読み取るイメ
ージスキャナと、このイメージスキャナからのディジタ
ル化画像データをメモリデバイスに順次書き込み及び順
次読み出すＦＩＦＯメモリと、このメモリから読み出さ
れる画像データを順次画像処理する画像処理部と、この
画像処理部の処理結果をシステムバスを介して取り込む
ＣＰＵ及びメインメモリとを備えた画像処理装置におい
て、前記ＦＩＦＯメモリは、ＦＩＦＯコントローラとマ
ルチポートメモリを有し、該マルチポートメモリには該
コントローラの制御による前記イメージスキャナからの
画像データの順次書込み／読出しと前記ＣＰＵの制御に
よるシステムバスを通したデータの書込み／読出しを行
う構成にしたことを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6868891A JPH04304577A (ja) | 1991-04-02 | 1991-04-02 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6868891A JPH04304577A (ja) | 1991-04-02 | 1991-04-02 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04304577A true JPH04304577A (ja) | 1992-10-27 |
Family
ID=13380939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6868891A Pending JPH04304577A (ja) | 1991-04-02 | 1991-04-02 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04304577A (ja) |
-
1991
- 1991-04-02 JP JP6868891A patent/JPH04304577A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4624013A (en) | Linked component extraction circuit for image processor | |
| CN108520489B (zh) | Gpu中一种实现命令解析和顶点获取并行的装置和方法 | |
| JPH03276262A (ja) | 電子フアイリング装置 | |
| JPH04304577A (ja) | 画像処理装置 | |
| EP0430500A2 (en) | System and method for atomic access to an input/output device with direct memory access | |
| JPH02208716A (ja) | 文字図形出力装置 | |
| JP3053196B2 (ja) | イメージデータのラスタ変換装置 | |
| JP3046711B2 (ja) | 相関演算装置 | |
| JPS61188671A (ja) | 画像処理装置 | |
| JP2981758B2 (ja) | ラスタ型プリンタ | |
| JP2964504B2 (ja) | 文書処理装置 | |
| JPH0140379B2 (ja) | ||
| JPS61233869A (ja) | 画像処理装置 | |
| JPH07121684A (ja) | 情報処理装置 | |
| JPH0229834A (ja) | 画像処理装置 | |
| JPH06259552A (ja) | 図面入力装置 | |
| JP2830239B2 (ja) | 入力表示制御装置 | |
| JPH11205576A (ja) | 画像処理装置 | |
| JPH02247693A (ja) | テキスト・イメージ・オーバレイ装置 | |
| JPH0567983B2 (ja) | ||
| JP2002236917A (ja) | 画像データ処理装置 | |
| JPS641827B2 (ja) | ||
| JPH03164850A (ja) | ダイレクトメモリアクセス装置 | |
| JPS62192885A (ja) | 画像走査変換処理方式 | |
| JPH01251285A (ja) | イメージプロセッサ装置 |