JPH04321146A - 記憶保護方式 - Google Patents
記憶保護方式Info
- Publication number
- JPH04321146A JPH04321146A JP3090138A JP9013891A JPH04321146A JP H04321146 A JPH04321146 A JP H04321146A JP 3090138 A JP3090138 A JP 3090138A JP 9013891 A JP9013891 A JP 9013891A JP H04321146 A JPH04321146 A JP H04321146A
- Authority
- JP
- Japan
- Prior art keywords
- address
- registers
- area
- lower limit
- address range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、記憶領域を保護する記
憶保護方式に関するものである。
憶保護方式に関するものである。
【０００２】
【従来の技術】従来、プログラムが使用できる領域、例
えば図４の（イ）のユーザ領域について、１対のレジス
タに当該領域の上限アドレスおよび下限アドレスを設定
してこれら設定した範囲内のメモリアクセスのときにア
クセス許可信号を送出してアクセスし、領域保護を図る
ようにしていた。
えば図４の（イ）のユーザ領域について、１対のレジス
タに当該領域の上限アドレスおよび下限アドレスを設定
してこれら設定した範囲内のメモリアクセスのときにア
クセス許可信号を送出してアクセスし、領域保護を図る
ようにしていた。
【０００３】
【発明が解決しようとする課題】このため、図４の（イ
）のユーザ領域について、図４の（ロ）のユーザ領域に
示すように、プログラムが使用できるユーザ領域を拡張
しようとすると、ＯＳ用領域を移動させなけれならず、
単純にアドレス拡張できないという問題があった。
）のユーザ領域について、図４の（ロ）のユーザ領域に
示すように、プログラムが使用できるユーザ領域を拡張
しようとすると、ＯＳ用領域を移動させなけれならず、
単純にアドレス拡張できないという問題があった。
【０００４】本発明は、アドレス範囲指定レジスタを少
なくとも２対設け、１対に基本域の領域の上限／下限ア
ドレスを設定、１対に拡張領域などの上限／下限アドレ
スを設定して記憶保護を行い、基本域のアドレス設定を
変えることなく簡単に拡張域の領域の記憶保護を可能に
することを目的としている。
なくとも２対設け、１対に基本域の領域の上限／下限ア
ドレスを設定、１対に拡張領域などの上限／下限アドレ
スを設定して記憶保護を行い、基本域のアドレス設定を
変えることなく簡単に拡張域の領域の記憶保護を可能に
することを目的としている。
【０００５】
【課題を解決するための手段】図１を参照して課題を解
決するための手段を説明する。図１において、アドレス
範囲指定レジスタ３、２は、基本域内のプログラムが使
用できる上限アドレスおよび下限アドレスを設定するレ
ジスタである。アドレス範囲指定レジスタ５、４は、拡
張域内などのプログラムが使用できる上限アドレスおよ
び下限アドレスを設定するレジスタである。
決するための手段を説明する。図１において、アドレス
範囲指定レジスタ３、２は、基本域内のプログラムが使
用できる上限アドレスおよび下限アドレスを設定するレ
ジスタである。アドレス範囲指定レジスタ５、４は、拡
張域内などのプログラムが使用できる上限アドレスおよ
び下限アドレスを設定するレジスタである。
【０００６】
【作用】本発明は、図１に示すように、プログラムが使
用しようとする基本域内の上限アドレスおよび下限アド
レスを１対のアドレス範囲指定レジスタ３、２に設定、
および拡張域内などの上限アドレスおよび下限アドレス
を少なくとも１対のアドレス範囲指定レジスタ５、４に
設定し、アクセスアドレスがアドレス範囲指定レジスタ
３、２あるいはアドレス範囲指定レジスタ５、４のいず
れかの対の範囲内のときにアクセス許可信号を送出して
アクセスするようにしている。
用しようとする基本域内の上限アドレスおよび下限アド
レスを１対のアドレス範囲指定レジスタ３、２に設定、
および拡張域内などの上限アドレスおよび下限アドレス
を少なくとも１対のアドレス範囲指定レジスタ５、４に
設定し、アクセスアドレスがアドレス範囲指定レジスタ
３、２あるいはアドレス範囲指定レジスタ５、４のいず
れかの対の範囲内のときにアクセス許可信号を送出して
アクセスするようにしている。
【０００７】従って、アドレス範囲指定レジスタを少な
くとも２対設け、基本域および拡張域内などのプログラ
ムが使用しようとする上限アドレス、下限アドレスを設
定し、これらのいずれかの範囲内のアクセスのときに許
可することにより、基本域のアドレス設定を変えること
なく簡単に拡張域の領域の記憶保護を行うことが可能と
なる。
くとも２対設け、基本域および拡張域内などのプログラ
ムが使用しようとする上限アドレス、下限アドレスを設
定し、これらのいずれかの範囲内のアクセスのときに許
可することにより、基本域のアドレス設定を変えること
なく簡単に拡張域の領域の記憶保護を行うことが可能と
なる。
【０００８】
【実施例】次に、図１から図３を用いて本発明の実施例
の構成および動作を順次詳細に説明する。図１において
、命令実行部１は、図示外の記憶保護対象のメモリから
命令を取り込んだり、アクセスして処理を行うものであ
る。
の構成および動作を順次詳細に説明する。図１において
、命令実行部１は、図示外の記憶保護対象のメモリから
命令を取り込んだり、アクセスして処理を行うものであ
る。
【０００９】アドレス範囲指定レジスタ３、２は、基本
域内のプログラムが使用できるユーザ領域の上限アドレ
スおよび下限アドレスを設定するレジスタである（図２
参照）。アドレス範囲指定レジスタ５、４は、拡張域内
などのプログラムが使用できるユーザ領域の上限アドレ
スおよび下限アドレスを設定するレジスタである（図２
参照）。
域内のプログラムが使用できるユーザ領域の上限アドレ
スおよび下限アドレスを設定するレジスタである（図２
参照）。アドレス範囲指定レジスタ５、４は、拡張域内
などのプログラムが使用できるユーザ領域の上限アドレ
スおよび下限アドレスを設定するレジスタである（図２
参照）。
【００１０】比較器６ないし９は、アドレス範囲指定レ
ジスタ２ないし５に設定されているアドレスと、命令実
行部１が図示外のメモリをアクセスしようとするメモリ
アクセスアドレスとを比較し、その大小、等しいを判別
するものである。ＡＮＤ回路１０は、比較器６、７から
の信号の論理積演算を行うものであって、メモリアクセ
スアドレスがアドレス範囲指定レジスタ３、２に設定さ
れた上限アドレスと下限アドレスの範囲内のときに１を
出力するものである。
ジスタ２ないし５に設定されているアドレスと、命令実
行部１が図示外のメモリをアクセスしようとするメモリ
アクセスアドレスとを比較し、その大小、等しいを判別
するものである。ＡＮＤ回路１０は、比較器６、７から
の信号の論理積演算を行うものであって、メモリアクセ
スアドレスがアドレス範囲指定レジスタ３、２に設定さ
れた上限アドレスと下限アドレスの範囲内のときに１を
出力するものである。
【００１１】ＡＮＤ回路１１は、比較器８、９からの信
号の論理積演算を行うものであって、メモリアクセスア
ドレスがアドレス範囲指定レジスタ５、４に設定された
上限アドレスと下限アドレスの範囲内のときに１を出力
するものである。ＯＲ回路１２は、ＡＮＤ回路１０、１
１からの信号を論理和演算するものであって、メモリア
クセスアドレスがアドレス範囲指定レジスタ３、２ある
いはアドレス範囲指定レジスタ５、４の上限アドレス、
下限アドレスの範囲内のいずれかに存在するときに１を
出力（メモリアクセス許可信号を出力）するものである
。
号の論理積演算を行うものであって、メモリアクセスア
ドレスがアドレス範囲指定レジスタ５、４に設定された
上限アドレスと下限アドレスの範囲内のときに１を出力
するものである。ＯＲ回路１２は、ＡＮＤ回路１０、１
１からの信号を論理和演算するものであって、メモリア
クセスアドレスがアドレス範囲指定レジスタ３、２ある
いはアドレス範囲指定レジスタ５、４の上限アドレス、
下限アドレスの範囲内のいずれかに存在するときに１を
出力（メモリアクセス許可信号を出力）するものである
。
【００１２】図２は、本発明の動作説明図を示す。ここ
で、基本域のユーザ領域の上限アドレス（上限１）およ
び下限アドレス（下限１）を図１のアドレス範囲設定レ
ジスタ３およびアドレス範囲設定レジスタ２にそれぞれ
設定する。拡張域のユーザ領域の上限アドレス（上限２
）および下限アドレス（下限２）を図１のアドレス範囲
設定レジスタ５およびアドレス範囲設定レジスタ４にそ
れぞれ設定する。
で、基本域のユーザ領域の上限アドレス（上限１）およ
び下限アドレス（下限１）を図１のアドレス範囲設定レ
ジスタ３およびアドレス範囲設定レジスタ２にそれぞれ
設定する。拡張域のユーザ領域の上限アドレス（上限２
）および下限アドレス（下限２）を図１のアドレス範囲
設定レジスタ５およびアドレス範囲設定レジスタ４にそ
れぞれ設定する。
【００１３】また、図２において、通常のアドレス時は
、基本域のみをプログラムが使用する場合を示す。この
場合には、基本域のユーザ領域の上限アドレス（上限１
）および下限アドレス（下限１）を図１のアドレス範囲
指定レジスタ３、２にそれぞれ設定する。アドレス拡張
時は、基本域および拡張域の両者をプログラムが使用す
る場合を示す。この場合には、基本域のユーザ領域の上
限アドレス（上限１）および下限アドレス（下限１）を
図１のアドレス範囲指定レジスタ３、２にそれぞれ設定
し、拡張域のユーザ領域の上限アドレス（上限２）およ
び下限アドレス（下限２）を図１のアドレス範囲指定レ
ジスタ５、４にそれぞれ設定する。
、基本域のみをプログラムが使用する場合を示す。この
場合には、基本域のユーザ領域の上限アドレス（上限１
）および下限アドレス（下限１）を図１のアドレス範囲
指定レジスタ３、２にそれぞれ設定する。アドレス拡張
時は、基本域および拡張域の両者をプログラムが使用す
る場合を示す。この場合には、基本域のユーザ領域の上
限アドレス（上限１）および下限アドレス（下限１）を
図１のアドレス範囲指定レジスタ３、２にそれぞれ設定
し、拡張域のユーザ領域の上限アドレス（上限２）およ
び下限アドレス（下限２）を図１のアドレス範囲指定レ
ジスタ５、４にそれぞれ設定する。
【００１４】次に、図３のフローチャートに示す順序に
従い、図１および図２の構成の動作を詳細に説明する。 図３において、Ｓ１は、メモリアクセスアドレスを送出
する。これは、図１の命令実行部１が図２の右側の基本
域、拡張域をアクセスするアドレスを送出する。
従い、図１および図２の構成の動作を詳細に説明する。 図３において、Ｓ１は、メモリアクセスアドレスを送出
する。これは、図１の命令実行部１が図２の右側の基本
域、拡張域をアクセスするアドレスを送出する。
【００１５】Ｓ２は、下限１≦メモリアクセスアドレス
≦上限１か否かを判別する。これは、Ｓ１で送出された
アクセスメモリアドレスを比較器７、６に入力し、アド
レス範囲指定レジスタ３、２に設定された上限１、下限
１とそれぞれ比較し、両者の範囲内に存在するか否か（
図１のＡＮＤ回路１０の出力が１か否か）を判別する。 ＹＥＳの場合には、Ｓ３でアクセス許可信号を送出し、
Ｓ４でメモリアクセスを実行する。一方、ＮＯの場合に
は、Ｓ７に進む。
≦上限１か否かを判別する。これは、Ｓ１で送出された
アクセスメモリアドレスを比較器７、６に入力し、アド
レス範囲指定レジスタ３、２に設定された上限１、下限
１とそれぞれ比較し、両者の範囲内に存在するか否か（
図１のＡＮＤ回路１０の出力が１か否か）を判別する。 ＹＥＳの場合には、Ｓ３でアクセス許可信号を送出し、
Ｓ４でメモリアクセスを実行する。一方、ＮＯの場合に
は、Ｓ７に進む。
【００１６】Ｓ５は、下限２≦メモリアクセスアドレス
≦上限２か否かを判別する。これは、Ｓ１で送出された
アクセスメモリアドレスを比較器９、８に入力し、アド
レス範囲指定レジスタ５、４に設定された上限２、下限
２とそれぞれ比較し、両者の範囲内に存在するか否か（
図１のＡＮＤ回路１１の出力が１か否か）を判別する。 ＹＥＳの場合には、Ｓ６でアクセス許可信号を送出し、
Ｓ４でメモリアクセスを実行する。一方、ＮＯの場合に
は、Ｓ７に進む。
≦上限２か否かを判別する。これは、Ｓ１で送出された
アクセスメモリアドレスを比較器９、８に入力し、アド
レス範囲指定レジスタ５、４に設定された上限２、下限
２とそれぞれ比較し、両者の範囲内に存在するか否か（
図１のＡＮＤ回路１１の出力が１か否か）を判別する。 ＹＥＳの場合には、Ｓ６でアクセス許可信号を送出し、
Ｓ４でメモリアクセスを実行する。一方、ＮＯの場合に
は、Ｓ７に進む。
【００１７】Ｓ７は、両者ともに範囲外ならば、アクセ
ス許可信号を抑止し、アクセスを不可とし、メモリの記
憶保護を行う。以上のように、基本域のユーザ領域の上
限１、下限１、および拡張域のユーザ領域の上限２、下
限２をそれぞれ設定するアドレス範囲指定レジスタ３、
２、およびアドレス範囲指定レジスタ５、４の２対を設
けてメモリアクセスアドレスとそれぞれ比較して範囲内
か否かを判別することにより、拡張域についても基本域
と同様に記憶保護を図ることが可能となる。
ス許可信号を抑止し、アクセスを不可とし、メモリの記
憶保護を行う。以上のように、基本域のユーザ領域の上
限１、下限１、および拡張域のユーザ領域の上限２、下
限２をそれぞれ設定するアドレス範囲指定レジスタ３、
２、およびアドレス範囲指定レジスタ５、４の２対を設
けてメモリアクセスアドレスとそれぞれ比較して範囲内
か否かを判別することにより、拡張域についても基本域
と同様に記憶保護を図ることが可能となる。
【００１８】また、図２の左側の通常のアドレス時の場
合、図１のアドレス範囲指定レジスタ３、５に基本域の
ユーザ領域の上限アドレス（上限１）、アドレス範囲指
定レジスタ２、４に基本域のユーザ領域の下限アドレス
（下限１）をそれぞれ設定することにより、基本域のみ
の場合でも図１の回路構成のままで基本域のユーザ領域
以外へのアクセスを抑止して記憶保護を図ることが可能
となる。
合、図１のアドレス範囲指定レジスタ３、５に基本域の
ユーザ領域の上限アドレス（上限１）、アドレス範囲指
定レジスタ２、４に基本域のユーザ領域の下限アドレス
（下限１）をそれぞれ設定することにより、基本域のみ
の場合でも図１の回路構成のままで基本域のユーザ領域
以外へのアクセスを抑止して記憶保護を図ることが可能
となる。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
アドレス範囲指定レジスタを少なくとも２対設け、基本
域および拡張域内などのプログラムが使用しようとする
上限アドレス、下限アドレスを設定し、これらのいずれ
かの範囲内のアクセスのときに許可する構成を採用して
いるため、基本域のアドレス設定を変えることなく簡単
に拡張域の領域の記憶保護を図ることができる。また、
少なくとも２対のアドレス範囲指定レジスタの上限アド
レスおよび下限アドレスを同一に設定することにより、
基本域のみの場合でも同様に記憶域保護を図ることがで
きる。
アドレス範囲指定レジスタを少なくとも２対設け、基本
域および拡張域内などのプログラムが使用しようとする
上限アドレス、下限アドレスを設定し、これらのいずれ
かの範囲内のアクセスのときに許可する構成を採用して
いるため、基本域のアドレス設定を変えることなく簡単
に拡張域の領域の記憶保護を図ることができる。また、
少なくとも２対のアドレス範囲指定レジスタの上限アド
レスおよび下限アドレスを同一に設定することにより、
基本域のみの場合でも同様に記憶域保護を図ることがで
きる。
【図１】本発明の１実施例構成図である。
【図２】本発明の動作説明図である。
【図３】本発明の動作説明図フローチャートである。
【図４】従来技術の説明図である。
１：命令実行部
２ないし５：アドレス範囲指定レジスタ６ないし９：比
較器 １０、１１：ＡＮＤ回路 １２：ＯＲ回路
較器 １０、１１：ＡＮＤ回路 １２：ＯＲ回路
Claims (2)
- 【請求項１】 記憶領域を保護する記憶保護方式にお
いて、基本域内のプログラムが使用できる上限アドレス
および下限アドレスを設定する１対のアドレス範囲指定
レジスタ（３）、（２）と、拡張域内などのプログラム
が使用できる上限アドレスおよび下限アドレスを設定す
る少なくとも１対のアドレス範囲指定レジスタ（５）、
（４）とを備え、アクセスアドレスが上記アドレス範囲
指定レジスタ（３）、（２）、あるいは上記アドレス範
囲指定レジスタ（５）、（４）のいずれかの対の範囲内
のときにアクセス許可信号を送出してアクセスするよう
に構成したことを特徴とする記憶保護方式。 - 【請求項２】 上記１対のアドレス範囲指定レジスタ
（３）、（２）および上記少なくとも１対のアドレス範
囲指定レジスタ（５）、（４）の上限アドレスおよび下
限アドレスに同一のアドレスをそれぞれ設定するように
構成したことを特徴とする請求項第１項記載の記憶保護
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3090138A JPH04321146A (ja) | 1991-04-22 | 1991-04-22 | 記憶保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3090138A JPH04321146A (ja) | 1991-04-22 | 1991-04-22 | 記憶保護方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04321146A true JPH04321146A (ja) | 1992-11-11 |
Family
ID=13990152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3090138A Pending JPH04321146A (ja) | 1991-04-22 | 1991-04-22 | 記憶保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04321146A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4829327A (ja) * | 1971-07-26 | 1973-04-18 | ||
| JPH01201751A (ja) * | 1988-02-05 | 1989-08-14 | Matsushita Electric Ind Co Ltd | メモリー保護装置 |
-
1991
- 1991-04-22 JP JP3090138A patent/JPH04321146A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4829327A (ja) * | 1971-07-26 | 1973-04-18 | ||
| JPH01201751A (ja) * | 1988-02-05 | 1989-08-14 | Matsushita Electric Ind Co Ltd | メモリー保護装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7434264B2 (en) | Data processing system with peripheral access protection and method therefor | |
| US6910094B1 (en) | Secure memory management unit which uses multiple cryptographic algorithms | |
| US3999052A (en) | Upper bounds address checking system for providing storage protection for a digital data processor | |
| JP3082701B2 (ja) | メモリ保護装置およびメモリ保護方法 | |
| JPH09114743A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH01183750A (ja) | キャッシュメモリ常駐化方式 | |
| JP3105554B2 (ja) | 割込みコントローラ | |
| JPS61143852A (ja) | 割込みベクトル保護方法 | |
| JPS62205443A (ja) | アドレス発生回路 | |
| JPH05233479A (ja) | パネル監視方式 | |
| JPH04314151A (ja) | 共用データ域破壊防止方式 | |
| JPH03269653A (ja) | メモリ制御回路 | |
| JPS61273799A (ja) | １チツプマイクロコンピユ−タ | |
| JPH0353336A (ja) | シングルチップマイクロコンピュータ | |
| JPS6289158A (ja) | 複数プロセツサによるアドレスバス制御方式 | |
| JPS63228498A (ja) | 半導体記憶装置 | |
| JP3206013B2 (ja) | ダイレクト・メモリ・アクセス転送制御装置 | |
| JPH02135554A (ja) | メモリアクセス制御装置 | |
| JPH0962611A (ja) | データ転送制御装置 | |
| JPH0454552A (ja) | デュアルポートメモリアクセス方式 | |
| JPS6257046A (ja) | メモリ保護方式 | |
| JPH03160552A (ja) | 記憶制御装置 | |
| JPS6228853A (ja) | 記憶保護機構を備えた情報処理装置 | |
| JP2528830B2 (ja) | メモリ保護方法 | |
| JPS63206872A (ja) | 画像記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970114 |