JPH04323733A - 異常系の機能診断回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置に関し、
特に異常系回路の機能診断テストを行う際に利用される
異常系の機能診断回路に関する。

【０００２】

【従来の技術】従来、この種の異常系回路は、ハードウ
ェア・エラーを検出するエラー検出回路（パリティ・チ
ェッカ、コンペア器等）及び各エラーチェック回路から
出力されるエラー信号を各ビット単位に格納し、エラー
信号が１つでも格納されると、そのエラー信号が消失ま
たは他のエラーチェック回路からエラーが検出された場
合においてもその値を保持するエラーレジスタを有して
いる。

【０００３】次に、この回路における診断動作を図３を
用いて説明する。

【０００４】図３は従来例の異常系の機能診断回路の診
断動作を説明するためのフローチャートである。

【０００５】図３において、異常系回路を含むユニット
において、まず、そのユニット内のレジスタ及びレジス
タの初期化を行う（ステップ３１）。

【０００６】エラーレジスタのビット単位に存在するエ
ラー情報格納域に対し、１つのビットを選択する（ステ
ップ３２）。そのビットに対応するエラー検出回路がエ
ラー信号を出力し、エラーレジスタがそのエラー信号を
格納すべき要因となるデータをスキャンにより該当レジ
スタに設定する（ステップ３３）。

【０００７】次に、クロックを入れ（ステップ３４）、
エラー信号がエラーレジスタに格納されたことを確認す
るためにエラーレジスタの内容を読み出し、期待値と比
較する（ステップ３５）。

【０００８】期待値通りの時（ステップ３５，Ｙｅｓ）
、エラーを検出する要因となるデータをスキャンにより
該当レジスタにセットし、エラー要因を解除する（ステ
ップ３６）。

【０００９】次に、クロックを入れ（ステップ３７）、
エラーレジスタを読み出し、エラー信号出力要因が解除
された後も、前のエラー情報が保有されているかどうか
期待値と比較する（ステップ３８）。

【００１０】期待値通りの時（ステップ３８，Ｙｅｓ）
、エラーレジスタを初期化し（ステップ３９）、かつ、
エラーレジスタを読み出し、初期化ができているかどう
かをチェックする（ステップ４０）。

【００１１】期待値通りの時（ステップ４０，Ｙｅｓ）
、エラーレジスタを含むエラーレジスタの全ビット対応
の異常系回路の診断を終了するまで同様の診断を実行す
る（ステップ４１）。

【００１２】上記のステップ３５，３８，４０で各エラ
ーレジスタの内容を読み出し、期待値と比較して期待値
通りでない時（ステップ３５，３８，４０，Ｎｏ）、エ
ラー処理を行う（ステップ４２）。

【００１３】

【発明が解決しようとする課題】上述したように従来の
異常系回路は、診断動作時においてエラーレジスタの各
ビットに格納するためのエラー信号を出力するため、エ
ラー信号の出力を解除する各該当レジスタにスキャンに
よりエラー要因を設定するので、そのセットに長時間を
要するという欠点がある。

【００１４】本発明の目的は、異常系回路の機能診断に
おいて、異常系の機能診断モード時、デコーダによって
デコードされるカウンタがエラーレジスタ及びエラーレ
ジスタのビット対応のエラー検出回路を診断する毎にカ
ウントアップされ、診断動作に沿ってデコーダのイネー
ブル信号が有効、無効を繰り返し、診断中のエラー検出
回路からのエラー信号が有効、無効となることにより、
上記の欠点を解消し、エラー検出回路のエラー検出を容
易にし、エラー検出回路及びエラーレジスタを含む異常
系回路の診断がより早くできる異常系の機能診断回路を
提供することにある。

【００１５】

【課題を解決するための手段】本発明の異常系の機能診
断回路は、異常系の診断モードを検出し異常系回路診断
モード信号を出力する異常系診断モード用フリップフロ
ップと、異常系診断モード用フリップフロップの異常系
回路診断モード信号を入力しカウンタ制御信号とイネー
ブル信号を出力する異常系診断制御回路と、カウンタ制
御信号の制御によりカウントし出力するカウンタと、イ
ネーブル信号とカウンタからの出力とによりエラー出力
信号を出力するデコーダと、パリティチェックが行われ
るデータを出力しデコーダの出力信号と対応するレジス
タ群と、レジスタ群のパリティと、デコーダからのエラ
ー出力信号と対応するレジスタ群からのパリティを入力
しエラー出力信号有効時パリティの１ビットのみを反転
するエクスクルーシブ・オアゲートと、レジスタの出力
データとエクスクルーシブ・オアゲートと反転しないパ
リティとによりエラー信号を出力するパリティ・チェッ
カと、パリティ・チェッカからのエラー信号を格納しエ
ラー解析用に保持し各ビットがデコーダの出力信号と対
応するエラーレジスタとを有している。

【００１６】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１７】図１は本発明の一実施例の異常系の機能診
断回路のブロック図、図２は本実施例の異常系の機能診
断回路の診断動作を説明するためのフローチャートであ
る。

【００１８】図１において、本実施例の異常系の機能診
断回路は、異常系診断モード用フリップフロップ１と、
異常系診断制御回路２と、カウンタ３と、デコーダ４と
、レジスタＡ５と、エクスクルーシブ・オアゲート６と
、パリティ・チェッカ（Ｐ．Ｃ）７と、エラー・レジス
タ８とから構成されている。

【００１９】次に、その動作について図１、図２を参照
して説明する。

【００２０】図１、図２において、異常系回路の機能診
断をする際、診断を実行するユニットの初期設定を行う
（ステップ１１）。

【００２１】次に、異常系診断モード用フリップフロッ
プ１を立て、異常系診断モードとする。異常系診断回路
は異常系診断モード信号ａを受け取り、カウンタ３及び
デコーダ４の制御を行う。エラーレジスタ８のビット単
位に存在するエラー情報格納域に対し、カウンタ３の出
力データがデコーダ４によりデコードされた信号は対応
して存在する。

【００２２】診断モードが設定されると（ステップ１２
）、異常系診断回路２からのデコーダ４のイネーブル信
号が有効となり、当初初期化されたカウンタ３の出力デ
ータがデコーダ４によりデコードされ、エラー出力信号
ｄが有効となる。

【００２３】有効となったエラー信号ｄによりレジスタ
Ａ５のパリティは、エクスクルーシブ・オアゲート６に
より反転され、レジスタＡ５のパリティチェッカ７から
エラー信号ｅが出力される。クロックを入れると（ステ
ップ１３）、エラー信号ｅはレジスタＡ５のパリティエ
ラー信号としてエラーレジスタ８の１つのビットに格納
される。また、この時、デコーダ４のイネーブル信号ｃ
が無効となると同時に、カウンタ３のカウンタ制御信号
ｂが有効となる。

【００２４】エラーレジスタ８の内容を読み出し、期待
値と比較する（ステップ１４）。

【００２５】期待値通りの時（ステップ１４，Ｙｅｓ）
、デコーダ４のイネーブル信号ｃが無効となっているの
で、エラー出力信号ｄは無効となり、パリティチェッカ
７からエラー信号ｅが出力される要因が解除されたこと
になるので、エラー信号出力要因が解除された後も前の
エラー情報がエラーレジスタ８において保持されるかど
うか確認診断するためにクロックを入れる（ステップ１
５）。この時、カウンタ制御信号ｂ有効となっているの
で、カウンタ３はカウントアップされ、エラーレジスタ
の他のビットが選択されることになる。また、デコーダ
４のイネーブル信号ｃが有効となる。

【００２６】エラーレジスタ８の内容を読み出し、エラ
ー情報が保持されているかどうか期待値と比較する（ス
テップ１６）。期待値通りの時（ステップ１６，Ｙｅｓ
）、エラーレジスタをクリアし（ステップ１７）、かつ
、エラーレジスタ８を読み出してクリアできているか期
待値と比較する（ステップ１８）。

【００２７】期待値通りのとき（ステップ１８，Ｙｅｓ
）、カウンタ３は、カウントアップされているので、次
のエラーレジスタ８のビットに対する診断を実行するこ
とができる。

【００２８】エラーレジスタ８を１つ１つのビット毎及
びそのビット対応のエラー検出回路を診断する毎にカウ
ント３はカウントアップされ、また、そのカウンタ３の
出力データをデコードしたデコード信号及びデコーダ４
のイネーブル信号ｃによりエラー検出回路からエラー信
号を出力するエラー要因の設定及び解除をくり返し、エ
ラーレジスタ８及びエラーレジスタ８の全ビット対応の
エラー検出回路の診断を終了するまで同様に診断をくる
返すことにより、異常系回路の診断を行う（ステップ１
９）。

【００２９】上記のステップ１４，１６，１８で各エラ
ーレジスタの内容を読み出し、期待値と比較して期待値
通りでない時（ステップ１４，１６，１８，Ｎｏ）、エ
ラー処理を行う（ステップ２０）。

【００３０】

【発明の効果】以上説明したように、本発明の異常系の
機能診断回路は、異常系回路の機能診断において、異常
系の機能診断モード時、デコーダによってデコードされ
るカウンタがエラーレジスタ及びエラーレジスタのビッ
ト対応のエラー検出回路を診断する毎にカウントアップ
され、診断動作に沿ってデコーダのイネーブル信号が有
効、無効を繰り返し、診断中のエラー検出回路からのエ
ラー信号が有効、無効となることにより、エラー検出回
路のエラー検出を容易にし、エラー検出回路及びエラー
レジスタを含む異常系回路の診断がより早くできるとい
う効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の異常系の機能診断回路のブ
ロック図である。

【図２】本実施例の異常系の機能診断回路の診断動作を
説明するためのフローチャートである。

【図３】従来例の異常系の機能診断回路の診断動作を説
明するためのフローチャートである。

【符号の説明】

１　　　　異常系診断モード用フリップフロップ２　　
　　異常系診断制御回路 ３　　　　カウンタ ４　　　　デコーダ ５　　　　レジスタＡ ６　　　　エクスクルーシブ・オアゲート７　　　　パ
リティ・チェッカ（Ｐ．Ｃ）８　　　　エラー・レジス
タ ａ　　　　異常系回路診断モード信号 ｂ　　　　カウンタ制御信号 ｃ　　　　イネーブル信号 ｄ　　　　エラー出力信号 ｅ　　　　エラー信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　異常系の診断モードを検出し異常系回
   路診断モード信号を出力する異常系診断モード用フリッ
   プフロップと、前記異常系診断モード用フリップフロッ
   プの異常系回路診断モード信号を入力しカウンタ制御信
   号とイネーブル信号を出力する異常系診断制御回路と、
   前記カウンタ制御信号の制御によりカウントし出力する
   カウンタと、前記イネーブル信号と前記カウンタからの
   出力とによりエラー出力信号を出力するデコーダと、パ
   リティチェックが行われるデータを出力し前記デコーダ
   の出力信号と対応するレジスタ群と、前記レジスタ群の
   パリティと、前記デコーダからのエラー出力信号と対応
   する前記レジスタ群からのパリティを入力しエラー出力
   信号有効時前記パリティの１ビットのみを反転するエク
   スクルーシブ・オアゲートと、前記レジスタの出力デー
   タと前記エクスクルーシブ・オアゲートと反転しない前
   記パリティとによりエラー信号を出力するパリティ・チ
   ェッカと、前記パリティ・チェッカからのエラー信号を
   格納しエラー解析用に保持し各ビットが前記デコーダの
   出力信号と対応するエラーレジスタとを有することを特
   徴とする異常系の機能診断回路。