JPH0432480B2

JPH0432480B2 -

Info

Publication number: JPH0432480B2
Application number: JP61213558A
Authority: JP
Priority date: 1986-09-10
Filing date: 1986-09-10
Publication date: 1992-05-29
Also published as: JPS6369098A

Description

【発明の詳細な説明】イ「発明の目的」〔産業上の利用分野〕本発明は、トラツク・ホールド回路の直流オフ
セツト特性の改善に関するものである。

〔従来の技術〕

トラツク・ホールド回路（以下、Ｔ・Ｈ回路と
記す）は導入したアナログ信号Viを制御信号に
したがつて通過させたり、ホールドしたりする機
能を有する回路であり、例えば、AD変換回路の
入力段等に用いられる。

第４図に従来のトラツク・ホールド回路を示
す。同図において、R₁，R₂は抵抗、Ｕは増幅器、
Chはホールド用のコンデンサ、S₁〜S₄はスイツ
チである。このスイツチS₁〜S₄はトラツクモー
ド／ホールドモード切換制御信号Ｍ（本明細書で
は、この信号を単に、制御信号Ｍと記す）により
オン・オフされるが、第４図ではこの制御信号Ｍ
の図示を省略してある。ここで、トラツクモード
とホールトモード時におけるスイツチS₁〜S₄の動
作は次の通りである。

トラツク時： S₁・S₃はオフ、S₂，S₄はオンホールド時： S₁，S₃はオン、S₂，S₄はオフ増幅器Ｕはホー
ルド特性を良くするため、一般にFET（field
effect、transistor）入力型のローバイアス演算
増幅器を使用する。このような第３図の回路で
は、トラツク時は、ゲイン R₂／R₁の増幅回路を形成し、その回路の出力
端にコンデンサChが接続された構成となる。従
つて、コンデンンサChの電圧は、アナログ信号
Viの変化に追従した電圧となる。

一方、ホールド時は、増幅器Ｕの入出力端子間
にコンデンサChが接続された構成となり、増幅
器Ｕは、このコンデンサChの電圧をホールド出
力する。

〔発明が解決しようとする問題点〕

しかし、第４図のようなＴ，Ｈ回路はオフセツ
ト特性が良くない。ホールド時のオフセツトは、
３・V_ps（V_psは増幅器Ｕのオフセツト電圧）にな
る。その理由は、トラツク時に２倍、即ち、R₁
＝R₂のとき、R₁＋R₂／R₁＝２となる。また、ホールド時には、V_psがそのまま１倍で加わるので合計
３倍となるからである。従つて、高精度を得るた
めには、例えば増幅器Ｕとして、オフセツトV_ps
を小さくするため複合アンプにしなければならな
いが、これは複雑であり、応答性、雑音等の面で
も好ましくない。

本発明の目的は、簡単な構成で、以上に説明し
たようなオフセツトの問題を解決した高精度の
Ｔ，Ｈ回路を提供することである。

ロ「発明の構成」〔問題点を解決するための手段〕本発明は、上記問題点を解決するために２つの
入力端子Ａ，Ｂを有し、制御信号により入力段の
極性をトラツク時とホールド時とで反転させるこ
とができる差動増幅器と、この差動増幅器の出力端子と一方の入力端子Ｂ
の間に接続される抵抗R₃とコンデンサChからな
る直列回路と、この抵抗R₃とコンデンサChの接続点と回路ア
ースの間に設けられる抵抗R₄と、トラツク時における、差動増幅器の他方の入力
端子Ａと出力端子間に接続される抵抗R₂と、こ
の入力端子Ａに接続される抵抗R₁と、入力端子
Ｂを回路アースに接続するスイツチ手段ｓ３と、ホールド時における、差動増幅器の他方の入力
端子Ａを回路アースに接続するスイツチ手段ｓ２
と、前記トラツク時とホールド時の接続を切換える
手段と、を備え、前記４つの抵抗の間に下式の関係を持た
せるようにしたものである。

R₁＋R₂／R₁＝R₃＋R₄／R₃ 〔実施例〕以下、図面を用いて本発明を詳しく説明する。
第１図は、本発明に係るＴ，Ｈ回路の一実施例を
示した図である。同図において、R₁とR₂はトラ
ツク時のゲインを設定するための抵抗、R₃とR₄
はホールド時のゲインを設定するための抵抗、ｓ
〜ｓ３は制御信号Ｍによりオン・オフされるスイ
ツチ、Chはホールド用のコンデンサ、１０は制
御信号Ｍにより入力段の極性を反転できる差動増
幅器である。

差動増幅器１０は２つの入力端子Ａ，Ｂと出力
端子Ｆを有している。端子Ａは、スイツチｓ２を
介して回路アースに接接続されるとともに、スイ
ツチｓ１と抵抗R₂を介して端子Ｆに接続される。
更に、端子Ａはスイツチｓ１と抵抗R₁を介して
アナログ入力信号Viが導入される端子に接続さ
れる。一方、端子Ｂは、スイツチｓ３を介して回
路アースに接続されるとともに、コンデンサCh
と抵抗R₃を介して端子Ｆに接続される。またコ
ンデンサChと抵抗R₃の接続点と回路アース間に
抵抗R₄が設けられている。

スイツチｓ１〜ｓ３と差動増幅器１０には制御
信号Ｍが加えられており、トラツク時と、ホール
ド時とで切換の動作を行なわせている。

トラツク時：ｓ１・ｓ３がオン、ｓ２がオフホールド時：ｓ１，ｓ３がオフ、ｓ２がオン制御信号Ｍは、２つのロジツク信号M_TとM_Hか
らなる信号であり、トラツクモードを選択する場
合は、信号M_Tが例えば“high”となり、逆に、
ホールドモードを選択する場合は、信号M_Hの方
が“high”となる。

第２図は制御信号Ｍによりその入力段の極性を
反転できる第１図差動増幅器１０の具体的構成例
を示した図である。第２図において、ＡとＢとＦ
は、差動増幅器１０の入出力端子であり、M_T，
M_Hは制御信号Ｍを構成するロジツク信号である。

同図において、１はアンプ、２はバイアス電流
源、Q₁〜Q₄はトランジスタ、J₁とJ₂はFETであ
る。これらは、公知の素子を用いることができ
る。FETJ₁とJ₂とは、新たに差動増幅器を構成
し、この２つのゲートは、差動増幅器１０の入力
端子Ａ，Ｂとなる。また、２つのソースはバイア
ス電流源２に接続される。J₁，J₂のドレインは、
トランジスタQ₁〜Q₄を介してアンプ１の反転入
力端子と非反転入力端子に接続される。トランジ
スタQ₁とQ₂，Q₃とQ₄は極性切換用のトランジス
タ・スイツチを構成しており、各ベースに加えら
れた制御信号M_T，M_Hにより、FET J₁とJ₂のド
レインをアンプ１に切換えて接続している。制御
信号M_Tは、Q₁，Q₄のベースに加えられ、制御信
号M_HはQ₂，Q₃のベースに加えられる。Q₁とQ₂の
エミツタは、J₁のドレインに接続され、Q₃とQ₄
のエミツタは、J₂のドレインに接続される。

また、Q₁とQ₃のコレクタは、アンプ１の非反
転入力端子に接続され、Q₂とQ₄のコレクタは、
アンプ１の反転入力端子に接続される。

第１図，第２図の動作を説明する。

＜トラツク時＞トラツク時は、スイツチｓ１とｓ３がオンであ
り、スイツチｓ２がオフである。また、このとき
は制御信号M_Tが“high”であるから、トランジ
スタQ₁とQ₄がオンとなるので、FET J₁のドレイ
ンは、アンプ１の非反転入力端子（＋）に、J₂の
ドレインは反転入力端子（−）に接続される。即
ち、差動増幅器１０の入力端子Ａが反転入力端子
になり、入力端子Ｂが非反転入力端子になる。従
つて、この場合の第１図差動増幅器１０の出力電
圧V_OTは(1)式で表わされる。

V_OT＝−R₂／R₁・Vi＋R₁＋R₂／R₁・V_Off ……(1) V_Offは差動増幅器１０のオフセツト電圧この時、コンデンサChに充電される電位Vhは
(2)式で表わされる。

Vh＝R₄／R₃＋R₄・V_OT ……(2) ＜ホールド時＞ホールド時は、スイツチｓ１とｓ３がオフであ
り、スイツチｓ２がオンである。また、このとき
は制御信号M_Hが“high”であるから、トランジ
スタQ₂とQ₃がオンとなるので、FET J₁のドレイ
ンは、アンプ１の反転入力端子（−）、J₂のドレ
インは非反転入力端子（＋）に接続される。即
ち、差動増幅器１０の入力端子Ｂが反転入力端子
になり、入力端子Ａが非反転入力端子になる。こ
の時、オフセツト電圧V_Offが変化しないとすれば
出力V_OHは(3)式で表わされる。

R₄／R₃＋R₄・V_OH＝Vh−V_Off 従つて、 V_OH＝R₃＋R₄／R₄・（Vh−V_Off） ……(3) (2)，(1)式より、 V_OH＝V_OT−R₃＋R₄／R₄・V_Off ＝−R₂／R₁・Vi ＋R₁＋R₂／R₁・V_Off−R₃＋R₄／R₃・V_Off ……(4) 従つて、R₁＋R₂／R₁＝R₃＋R₄／R₃とすれば、 V_OH＝−R₂／R₁・Vi となり、オフセツトの項を０にすることができ
る。

なお、本発明は第１図に示したスイツチｓ１〜
ｓ３の数に限定するわでけはない。第３図はスイ
ツチの数を増加した例を示したものである。この
第３図の構成によれば、ホールド時に入力信号が
出力に漏れる度合、即ち、フイードスルー等の特
性が向上する。これは、R₁，R₂の中点をスイツ
チでアースしているのでR₂を通過する漏れが少
なくなるからである。なお、第３図ではトラツク
時にスイツチｓ１，ｓ３，ｓ６がオンとなり、ホ
ールド時にはスイツチｓ２，ｓ４，ｓ５がオンと
なる。その他の構成は、第１図と同様であるた
め、その動作説明は省略する。

また、差動増幅器１０の極性切換は、第２図に
示すようにアンプ１の前段で行なつているが、後
段で行なつてもよい。つまり、増幅器１０の構成
は、入力段の極性を制御信号Ｍにより任意に切換
えることができるものであれば良い。

ハ「本発明の効果」以上述べたように本発明によれば、ホールド時
の出力にはオフセツトが含まれないので、高精度
かつ高安定を要求する装置、例えばAD変換器等
に使用することができる。

また、本発明は従来回路と比較して追加する回
路素子はわずかであり、製造コストの上昇は少な
い。

第１図のスイツチには、オン・オフ時でほとん
ど電位がかからず、回路アース電位で使用される
ので、スイツチのドライブが容易である。

抵抗を４個必要とするが、式から分るようにゲ
イン精度を定めるのはR₁，R₂の１組であり、R₃，
R₄は精度を要しない。

【図面の簡単な説明】

第１図は本発明にかかるＴ，Ｈ回路の構成例を
示す図、第２図は第１図の差動増幅器１０の構成
例を示す図、第３図は本発明に係るＴ，Ｈ回路の
別の構成例を示す図、第４図は従来例を示す図で
ある。 R₁〜R₄……抵抗、ｓ１〜ｓ６……スイツチ、
Ch……コンデンサ、１０……差動増幅器。

Claims

【特許請求の範囲】１２つの入力端子Ａ，Ｂを有し、制御信号によ
り入力段の極性をトラツク時とホールド時とで反
転させることができる差動増幅器と、この差動増幅器の出力端子と一方の入力端子Ｂ
の間に接続される抵抗R₃とコンデンサChからな
る直列回路と、この抵抗R₃とコンデンサChの接続点と回路ア
ースの間に設けられる抵抗R₄と、トラツク時における、差動増幅器の他方の入力
端子Ａと出力端子間に接続される抵抗R₂と、こ
の入力端子Ａに接続される抵抗R₁と、入力端子
Ｂを回路アースに接続するスイツチ手段ｓ３と、ホールド時における、差動増幅器の他方の入力
端子Ａを回路アースに接続するスイツチ手段ｓ２
と、前記トラツク時とホールド時の接続を切換える
手段と、を備え、前記４つの抵抗の間に下式の関係を持た
せるようにしたことを特徴とするトラツク・ホー
ルド回路。 R₁＋R₂／R₁＝R₃＋R₄／R₃