JPH0433131A - 情報処理システムにおける診断プロセッサと被診断装置との間の診断パス接続構造 - Google Patents
情報処理システムにおける診断プロセッサと被診断装置との間の診断パス接続構造Info
- Publication number
- JPH0433131A JPH0433131A JP2140324A JP14032490A JPH0433131A JP H0433131 A JPH0433131 A JP H0433131A JP 2140324 A JP2140324 A JP 2140324A JP 14032490 A JP14032490 A JP 14032490A JP H0433131 A JPH0433131 A JP H0433131A
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- control unit
- path
- processor
- diagnosed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims description 19
- 238000003745 diagnosis Methods 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 description 17
- 238000012423 maintenance Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004301 calcium benzoate Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野]
本発明は情報処理システムにおける診断プロセッサと主
記憶装置、入出力処理装置、演算プロセッサ等の被診断
装置との間の診断パス接続構造に関する。
記憶装置、入出力処理装置、演算プロセッサ等の被診断
装置との間の診断パス接続構造に関する。
〔従来の技術]
診断プロセンサの制御の下に、主記憶装置、入出力処理
装置、演算プロセッサおよびそれらに接続されたシステ
ム制御装置といった情報処理システムを構成する各装置
を保守2診断することは、従来より行われている。そし
て、この種の情報処理システムにおいては、診断プロセ
ッサから各被診断装置に各種の診断コマンド等を送るた
め、および各被診断装置から診断ブロモ・ノサに診断結
果データや障害発生報告割込信号等を送るため、診断プ
ロセッサと各被診断装置とは診断パスにより接続されて
いる。
装置、演算プロセッサおよびそれらに接続されたシステ
ム制御装置といった情報処理システムを構成する各装置
を保守2診断することは、従来より行われている。そし
て、この種の情報処理システムにおいては、診断プロセ
ッサから各被診断装置に各種の診断コマンド等を送るた
め、および各被診断装置から診断ブロモ・ノサに診断結
果データや障害発生報告割込信号等を送るため、診断プ
ロセッサと各被診断装置とは診断パスにより接続されて
いる。
診断プロセッサと各被診断装置との間の診断パスの接続
構造としては、幾つかの構造が提案されているが、その
1つに、情報処理システムの一構成要素であり且つ被診
断装置の1つでもあるシステム制御装置内に診断プロセ
ッサの出張制御部を設け、この出張制御部と診断プロセ
ッサとを診断パスにより接続すると共に、出張制御部と
システム制御装置内の被診断ユニットとの間および出張
制御部と主記憶装置、入出力処理装置、演算プロセッサ
等の他の被診断装置との間を1対1に診断パスで接続す
る構造がある。
構造としては、幾つかの構造が提案されているが、その
1つに、情報処理システムの一構成要素であり且つ被診
断装置の1つでもあるシステム制御装置内に診断プロセ
ッサの出張制御部を設け、この出張制御部と診断プロセ
ッサとを診断パスにより接続すると共に、出張制御部と
システム制御装置内の被診断ユニットとの間および出張
制御部と主記憶装置、入出力処理装置、演算プロセッサ
等の他の被診断装置との間を1対1に診断パスで接続す
る構造がある。
第2図はそのような診断パス接続構造を採用した情報処
理システムのブロック図である。この情報処理システム
は、診断プロセッサ1.システム制御装置2.主記憶装
置39人出力処理装置4および演算プロセッサ5で構成
されている。
理システムのブロック図である。この情報処理システム
は、診断プロセッサ1.システム制御装置2.主記憶装
置39人出力処理装置4および演算プロセッサ5で構成
されている。
診断プロセンサlの出張制御部としてシステム制御装置
2内に診断実行制御部211゛が設けられており、この
診断実行制御部211′と診断プロセンサ1内のプロセ
ッサ実行制御部11゛とが信号線All、f14.12
25’ で構成される診断パスにより接続されている。
2内に診断実行制御部211゛が設けられており、この
診断実行制御部211′と診断プロセンサ1内のプロセ
ッサ実行制御部11゛とが信号線All、f14.12
25’ で構成される診断パスにより接続されている。
また、この診断パス中には、フリップフロップ12の内
容に応じてオン、オフするスイッチ手段であるボート回
路13が設けられている。ここで、信号線N14は診断
コマンドや診断結果データ等を授受するための信号線、
信号線1225’ は障害発生報告割込信号を診断実行
制御部211゛からプロセッサ実行制御部11゛に伝達
するための信号線であり、信号線NILは信号線114
.N225′を束ねた信号線である。
容に応じてオン、オフするスイッチ手段であるボート回
路13が設けられている。ここで、信号線N14は診断
コマンドや診断結果データ等を授受するための信号線、
信号線1225’ は障害発生報告割込信号を診断実行
制御部211゛からプロセッサ実行制御部11゛に伝達
するための信号線であり、信号線NILは信号線114
.N225′を束ねた信号線である。
また、診断実行制御部211°とシステム制御装置2内
の記憶制御ユニット22とが信号線121から構成され
る診断パスで接続され、診断実行制御部211゛と主記
憶装置3.入出力処理装置4および演算プロセッサ5と
が信号線122.1261!211から構成される診断
パス、信号線123、f27.f212から構成される
診断パス、信号線124.E2B、 1213から構
成される診断パスでそれぞれ接続されている。診断実行
制御部211°を含む装置診断制御ユニット21中に設
けられたフリップフロ、プ213は、主記憶装置3.入
出力処理装置4および演算プロセッサ5に対応する構成
制御レジスタであり、各部分213a、213b、21
3cの内容によってオン、オフするスイッチ手段である
ポート回路215.216.217がそれぞれ診断実行
制御部211“と主記憶装置3.入出力処理装置4およ
び演算プロセッサ5との間の診断パス中に接続されてい
る。ここで、信号線I226.f27. j228は
診断コマンドや診断結果データ等を授受するための信号
線、信号線f211.ff1212,1213は主記憶
装置3.入出力処理装置4.演算プロセッサ5から診断
実行制御部211″に障害発生報告割込信号を伝達する
ための信号線であり、信号線ff122,123. 1
24はそれらを束ねた信号線である。信号線121は診
断コマンドや診断結果データ等を授受するための信号線
と記憶制御ユニット22から障害発生報告割込信号を実
行制御部211′に伝達するための信号線とで構成され
ている。なお、主記憶装置3.入出力処理装置4.演算
プロセッサ5および記憶制御ユニット22から出された
障害発生報告割込信号は診断実行制御部211”内でそ
れ自身の障害発生報告割込信号と論理オア的に合成され
て、診断プロセッサ1に障害発生報告割込信号として送
出される。
の記憶制御ユニット22とが信号線121から構成され
る診断パスで接続され、診断実行制御部211゛と主記
憶装置3.入出力処理装置4および演算プロセッサ5と
が信号線122.1261!211から構成される診断
パス、信号線123、f27.f212から構成される
診断パス、信号線124.E2B、 1213から構
成される診断パスでそれぞれ接続されている。診断実行
制御部211°を含む装置診断制御ユニット21中に設
けられたフリップフロ、プ213は、主記憶装置3.入
出力処理装置4および演算プロセッサ5に対応する構成
制御レジスタであり、各部分213a、213b、21
3cの内容によってオン、オフするスイッチ手段である
ポート回路215.216.217がそれぞれ診断実行
制御部211“と主記憶装置3.入出力処理装置4およ
び演算プロセッサ5との間の診断パス中に接続されてい
る。ここで、信号線I226.f27. j228は
診断コマンドや診断結果データ等を授受するための信号
線、信号線f211.ff1212,1213は主記憶
装置3.入出力処理装置4.演算プロセッサ5から診断
実行制御部211″に障害発生報告割込信号を伝達する
ための信号線であり、信号線ff122,123. 1
24はそれらを束ねた信号線である。信号線121は診
断コマンドや診断結果データ等を授受するための信号線
と記憶制御ユニット22から障害発生報告割込信号を実
行制御部211′に伝達するための信号線とで構成され
ている。なお、主記憶装置3.入出力処理装置4.演算
プロセッサ5および記憶制御ユニット22から出された
障害発生報告割込信号は診断実行制御部211”内でそ
れ自身の障害発生報告割込信号と論理オア的に合成され
て、診断プロセッサ1に障害発生報告割込信号として送
出される。
このような診断パス接続構造を採用した情報処理システ
ムにおいては、診断プロセッサ1の制御下で保守1診断
に伴う各種の動作が行われる。例えば初期設定処理の場
合、次のような動作が行われる。尚、診断プロセッサ1
自身の初期化は、信号線ff112を介してフリップフ
ロップ12に“0°゛をセントすることによりポート回
路13をオフ状態として診断実行制御部211′との間
の診断パスを無効にし、外乱の侵入を抑止した状態で行
われる。
ムにおいては、診断プロセッサ1の制御下で保守1診断
に伴う各種の動作が行われる。例えば初期設定処理の場
合、次のような動作が行われる。尚、診断プロセッサ1
自身の初期化は、信号線ff112を介してフリップフ
ロップ12に“0°゛をセントすることによりポート回
路13をオフ状態として診断実行制御部211′との間
の診断パスを無効にし、外乱の侵入を抑止した状態で行
われる。
自身の初期設定処理の済んだ診断プロセッサ1は、フリ
ップフロップ12に°“1”を設定して診断実行制御部
211°との間の診断パスを有効にし、システム制御装
置2.主記憶装置3.入出力処理装置4.演算プロセッ
サ5を例えばその順に初期設定処理を開始する。
ップフロップ12に°“1”を設定して診断実行制御部
211°との間の診断パスを有効にし、システム制御装
置2.主記憶装置3.入出力処理装置4.演算プロセッ
サ5を例えばその順に初期設定処理を開始する。
システム制御装置2の処理設定処理では、先ずフリップ
フロップ213の全ての部分213a〜213cに“0
″を設定することによりポート回路215〜217をオ
フ状態にして他装置3〜5からの外乱の侵入を抑止し、
その状態で先ず診断実行制御部211゛の初期設定処理
を行う。次に、この初期設定処理を終えた診断実行制御
部211“を使用してシステム制御装置21内の他のユ
ニットである記憶制御ユニット22に対する初期設定処
理をそれとの間の診断パス(f21)を介して行う。
フロップ213の全ての部分213a〜213cに“0
″を設定することによりポート回路215〜217をオ
フ状態にして他装置3〜5からの外乱の侵入を抑止し、
その状態で先ず診断実行制御部211゛の初期設定処理
を行う。次に、この初期設定処理を終えた診断実行制御
部211“を使用してシステム制御装置21内の他のユ
ニットである記憶制御ユニット22に対する初期設定処
理をそれとの間の診断パス(f21)を介して行う。
システム制御装置!2の初期設定処理が終了すると、診
断ブロモ、すlは、次にフリップフロップ213の各部
分213a、213b、213cを順次に°゛l”にセ
ントしていくことにより、主記憶装置3.入出力処理装
置4.演算プロセッサ5との間の診断パスを順次に有効
化し、その有効化したパスを介して診断実行制御部21
1゛を使用して各装置3.4.5の初期設定処理を行う
。
断ブロモ、すlは、次にフリップフロップ213の各部
分213a、213b、213cを順次に°゛l”にセ
ントしていくことにより、主記憶装置3.入出力処理装
置4.演算プロセッサ5との間の診断パスを順次に有効
化し、その有効化したパスを介して診断実行制御部21
1゛を使用して各装置3.4.5の初期設定処理を行う
。
なお、診断ブロモ、す1は上述した初期設定処理以外に
診断コマンドによる各装置の診断や障害発生時の障害処
理等も行っている。ここで、障害処理は、前述したよう
に主記憶装置3.入出力処理装置4.演算プロセッサ5
.記憶制御ユニット22および診断実行制御部211′
で発生した障害発生報告割込信号がプロセッサ実行制御
部11に割込信号として入力されることにより、現在実
行中の処理を中断して実行される。
診断コマンドによる各装置の診断や障害発生時の障害処
理等も行っている。ここで、障害処理は、前述したよう
に主記憶装置3.入出力処理装置4.演算プロセッサ5
.記憶制御ユニット22および診断実行制御部211′
で発生した障害発生報告割込信号がプロセッサ実行制御
部11に割込信号として入力されることにより、現在実
行中の処理を中断して実行される。
従来は、上述したような診断パス接続構造を採用してお
り、診断プロセッサ1は出張制御部である診断実行制御
部211゛との間にのみ診断パス即ち診断インクフェイ
スを持てば良いので、特定の情報処理システムに適用が
限定されることなく、各種の情報処理システムに汎用的
に使用できる利点がある。即ち、情報処理システムの種
類には、単一プロセッサシステムやマルチプロセッサシ
ステム等のプロセッサ数が異なる各種のシステムがあり
、またスーパーコンピュータシステムのように拡張記憶
装置といった特殊な記憶装置を有するシステムもあるた
め、保守1診断対象となる被診断装置の数は一定しない
。このため、診断プロセッサ1と各被診断装置とを1対
1の診断パスで接続する構造によると、診断プロセンサ
1に備えるべき診断パス(診断インクフェイス)の数が
一定せず、従って診断プロセッサ1の汎用化が困難とな
るが、上述したような構造によれば、診断インクフェイ
スが診断実行制御部211°との間の1つで足りること
になる。
り、診断プロセッサ1は出張制御部である診断実行制御
部211゛との間にのみ診断パス即ち診断インクフェイ
スを持てば良いので、特定の情報処理システムに適用が
限定されることなく、各種の情報処理システムに汎用的
に使用できる利点がある。即ち、情報処理システムの種
類には、単一プロセッサシステムやマルチプロセッサシ
ステム等のプロセッサ数が異なる各種のシステムがあり
、またスーパーコンピュータシステムのように拡張記憶
装置といった特殊な記憶装置を有するシステムもあるた
め、保守1診断対象となる被診断装置の数は一定しない
。このため、診断プロセッサ1と各被診断装置とを1対
1の診断パスで接続する構造によると、診断プロセンサ
1に備えるべき診断パス(診断インクフェイス)の数が
一定せず、従って診断プロセッサ1の汎用化が困難とな
るが、上述したような構造によれば、診断インクフェイ
スが診断実行制御部211°との間の1つで足りること
になる。
ところで、第2図に示した診断パス接続構造は、診断プ
ロセッサ1の汎用化が可能であるという利点を有してい
たが、その反面、次のような問題点があった。
ロセッサ1の汎用化が可能であるという利点を有してい
たが、その反面、次のような問題点があった。
診断プロセッサ1の出張制御部である診断実行制御部2
11゛が被診断装置の1つであるシステム制御装置2内
に設けられるため、診断実行制御部211゛の電源制御
が診断プロセッサ1と共通にならない。このため、構成
制御上、システム制御装置2内の診断実行制御部211
と他の被診断ユニットである記憶制御ユニット22と
を区別することができず、電源を投入して診断実行制御
部211゛を動作可能にすると記憶制御ユニ、7ト22
も動作可能となり、記憶制御ユニット22から診断パス
(121)を介して診断実行制御部211゛に割込信号
等の信号が自由に飛び込み得る状態となる。従って、診
断プロセッサ1は診断実行制御部211′だけを思うよ
うにアクセスすることができなくなる。特に、記憶制御
ユニット22で固定障害が発生していると、例えば診断
実行制御部211゛の初期設定処理中に障害発生報告割
込信号が診断パス(f21)を介して診断実行制御部2
11′に入力され、それが診断ブロモ・7す1に伝達さ
れて、診断プロセッサ1は初期設定処理を中断して障害
処理を開始するため、初期設定処理が思うように実行で
きなくなる。
11゛が被診断装置の1つであるシステム制御装置2内
に設けられるため、診断実行制御部211゛の電源制御
が診断プロセッサ1と共通にならない。このため、構成
制御上、システム制御装置2内の診断実行制御部211
と他の被診断ユニットである記憶制御ユニット22と
を区別することができず、電源を投入して診断実行制御
部211゛を動作可能にすると記憶制御ユニ、7ト22
も動作可能となり、記憶制御ユニット22から診断パス
(121)を介して診断実行制御部211゛に割込信号
等の信号が自由に飛び込み得る状態となる。従って、診
断プロセッサ1は診断実行制御部211′だけを思うよ
うにアクセスすることができなくなる。特に、記憶制御
ユニット22で固定障害が発生していると、例えば診断
実行制御部211゛の初期設定処理中に障害発生報告割
込信号が診断パス(f21)を介して診断実行制御部2
11′に入力され、それが診断ブロモ・7す1に伝達さ
れて、診断プロセッサ1は初期設定処理を中断して障害
処理を開始するため、初期設定処理が思うように実行で
きなくなる。
本発明はこのような事情に鑑みて為されたもので、その
目的は、システム制御装置内に設けた出張制御部に同装
置内の他の被診断ユニットからの外乱の侵入を抑止し得
る構成を採用した情報処理システムにおける診断プロセ
ッサと被診断装置との間の診断パス接続構造を提供する
ことにある。
目的は、システム制御装置内に設けた出張制御部に同装
置内の他の被診断ユニットからの外乱の侵入を抑止し得
る構成を採用した情報処理システムにおける診断プロセ
ッサと被診断装置との間の診断パス接続構造を提供する
ことにある。
本発明の情報処理システムにおける診断プロセッサと被
診断装置との間の診断パス接続構造は、上記の目的を達
成するために、 システム制御装置の内部に診断プロセンサの出張制御部
を設け、該出張制御部と診断プロセッサとを診断パスで
接続すると共に、前記出張制御部と前記システム制御装
置内の被診断ユニットおよび主記憶装置等の他の被診断
装置とを1対1に診断パスで接続した情報処理システム
において、第1の制御情報を保持する第1の制御情報保
持手段と、 前記システム制御装置内の被診断ユニットと前記出張制
御部とを1対1に接続する診断パス中に設けられ、前記
保持された第1の制御情報に応じてオン1オフする第1
のスイッチ手段とを備えている。
診断装置との間の診断パス接続構造は、上記の目的を達
成するために、 システム制御装置の内部に診断プロセンサの出張制御部
を設け、該出張制御部と診断プロセッサとを診断パスで
接続すると共に、前記出張制御部と前記システム制御装
置内の被診断ユニットおよび主記憶装置等の他の被診断
装置とを1対1に診断パスで接続した情報処理システム
において、第1の制御情報を保持する第1の制御情報保
持手段と、 前記システム制御装置内の被診断ユニットと前記出張制
御部とを1対1に接続する診断パス中に設けられ、前記
保持された第1の制御情報に応じてオン1オフする第1
のスイッチ手段とを備えている。
また、
第2の制御情報を保持する第2の制御情報保持手段と、
前記診断プロセッサと前記出張制御部とを接続する診断
パス中に設けられ、前記保持された第2の制御情報に応
じてオン、オフする第2のスイッチ手段と、 第3の制御情報を保持する第3の制御情報保持手段と、 前記出張制御部と前記他の被診断装置とを1対lに接続
する診断パス中に設けられ、前記保持された第1の制御
情報および第3の制御情報に応じてオン1オフする第3
のスイッチ手段とを有している。
パス中に設けられ、前記保持された第2の制御情報に応
じてオン、オフする第2のスイッチ手段と、 第3の制御情報を保持する第3の制御情報保持手段と、 前記出張制御部と前記他の被診断装置とを1対lに接続
する診断パス中に設けられ、前記保持された第1の制御
情報および第3の制御情報に応じてオン1オフする第3
のスイッチ手段とを有している。
更に、
前記出張制御部に1対1に接続された診断パスを介して
前記システム制御装置内の被診断ユニットおよび前記他
の被診断装置から送出される障害発生報告割込信号を前
記第1および第3のスイッチ手段をバイパスして前記出
張制御部に供給する第1の読み出し専用パスと、 前記診断プロセッサに接続された診断パスを介して前記
出張制御部から送出される障害発生報告割込信号と前記
第1の読み出し専用パス上の障害発生報告割込信号とを
前記第2のスイッチ手段をバイパスして前記診断プロセ
ッサに供給する第2の読み出し専用パスとを備えている
。
前記システム制御装置内の被診断ユニットおよび前記他
の被診断装置から送出される障害発生報告割込信号を前
記第1および第3のスイッチ手段をバイパスして前記出
張制御部に供給する第1の読み出し専用パスと、 前記診断プロセッサに接続された診断パスを介して前記
出張制御部から送出される障害発生報告割込信号と前記
第1の読み出し専用パス上の障害発生報告割込信号とを
前記第2のスイッチ手段をバイパスして前記診断プロセ
ッサに供給する第2の読み出し専用パスとを備えている
。
本発明の情報処理システムにおける診断プロセッサと被
診断装置との間の診断パス接続構造においては、第1の
制御情報保持手段が第1の制御情報を保持し、システム
制御装置内の被診断ユニットと出張制御部とを1対1に
接続する診断パス中に設けられた第1のスイッチ手段が
上記保持された第1の制御情報に応じてオン、オフする
。
診断装置との間の診断パス接続構造においては、第1の
制御情報保持手段が第1の制御情報を保持し、システム
制御装置内の被診断ユニットと出張制御部とを1対1に
接続する診断パス中に設けられた第1のスイッチ手段が
上記保持された第1の制御情報に応じてオン、オフする
。
また、第2の制御情報保持手段が第2の制御情報を保持
すると共に、診断プロセッサと出張制御部とを接続する
診断パス中に設けられた第2のスイッチ手段が上記保持
された第2の制御情報に応じてオン、オフし、第3の制
御情報保持手段が第3の制御情報を保持すると共に、出
張制御部と他の被診断装置とを1対1に接続する診断パ
ス中に設けられた第3のスイッチ手段が上記保持された
第1の制御情報および第3の制御情報に応じてオン、オ
フする。
すると共に、診断プロセッサと出張制御部とを接続する
診断パス中に設けられた第2のスイッチ手段が上記保持
された第2の制御情報に応じてオン、オフし、第3の制
御情報保持手段が第3の制御情報を保持すると共に、出
張制御部と他の被診断装置とを1対1に接続する診断パ
ス中に設けられた第3のスイッチ手段が上記保持された
第1の制御情報および第3の制御情報に応じてオン、オ
フする。
更に、第1の読み出し専用パスが、出張制御部に1対1
に接続された診断パスを介してシステム制御装置内の被
診断ユニットおよび他の被診断装置から送出される障害
発生報告割込信号を第1よび第3のスイッチ手段をバイ
パスして出張制御部に供給し、第2の読み出し専用パス
が、診断プロセッサに接続された診断パスを介して前記
出張制御部から送出される障害発生報告割込信号と前記
第1の読み出し専用パス上の障害発生報告割込信号とを
前記第2のスイッチ手段をバイパスして前記診断プロセ
ッサに供給する。
に接続された診断パスを介してシステム制御装置内の被
診断ユニットおよび他の被診断装置から送出される障害
発生報告割込信号を第1よび第3のスイッチ手段をバイ
パスして出張制御部に供給し、第2の読み出し専用パス
が、診断プロセッサに接続された診断パスを介して前記
出張制御部から送出される障害発生報告割込信号と前記
第1の読み出し専用パス上の障害発生報告割込信号とを
前記第2のスイッチ手段をバイパスして前記診断プロセ
ッサに供給する。
次に、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第1図は本発明の一実施例のブロック図である。
同図に示す情報処理システムは、診断プロセッサ1 シ
ステム制御装置2.主記憶装置3.入出力処理装置4お
よび演算プロセッサ5で構成されている。
ステム制御装置2.主記憶装置3.入出力処理装置4お
よび演算プロセッサ5で構成されている。
診断ブロセ・ンサ1は、システム制御装置2.主記憶装
置3.入出力処理装置4および演算プロセッサ5に対す
る初期設定、構成制御、障害処理を含む保守診断制御を
行うプロセッサである。
置3.入出力処理装置4および演算プロセッサ5に対す
る初期設定、構成制御、障害処理を含む保守診断制御を
行うプロセッサである。
診断プロセッサl内に設けられたプロセッサ実行制御部
11は、システム制御装置2.主記憶装置3.入出力処
理装置4および演算プロセッサ5の保守診断プログラム
を実行する制御部であり、信号線lllを介してボート
回路13に診断インタフェイスが接続されている。
11は、システム制御装置2.主記憶装置3.入出力処
理装置4および演算プロセッサ5の保守診断プログラム
を実行する制御部であり、信号線lllを介してボート
回路13に診断インタフェイスが接続されている。
ポート回路13は、プロセッサ実行制御部11とシステ
ム制御装置2の内部の装置診断制御ユニット21との間
の診断パスの接続/切断を制御するスイッチ回路である
。ポート回路13は信号線ff1lによりプロセッサ実
行制御部11と接続され、信号線jl!14,1225
′により装置診断制御ユニット21と接続されていて、
信号線!13により入力されるフリツプフロツプ12の
内容が°“ビのときは接続状態に設定され、信号線f1
1と信号線I214. I!、225′とが接続され
る。
ム制御装置2の内部の装置診断制御ユニット21との間
の診断パスの接続/切断を制御するスイッチ回路である
。ポート回路13は信号線ff1lによりプロセッサ実
行制御部11と接続され、信号線jl!14,1225
′により装置診断制御ユニット21と接続されていて、
信号線!13により入力されるフリツプフロツプ12の
内容が°“ビのときは接続状態に設定され、信号線f1
1と信号線I214. I!、225′とが接続され
る。
フリ、プフロノブ12の内容が″“0゛のときは、信号
線j211と信号線114. 1225” とは切断さ
れる。
線j211と信号線114. 1225” とは切断さ
れる。
フリ、プフロ、プ12は、信号線112を介してプロセ
ッサ実行fri制御部11から七ノドまたはりセットさ
れる1ビツトのフリツプフロツプである。
ッサ実行fri制御部11から七ノドまたはりセットさ
れる1ビツトのフリツプフロツプである。
次にシステム制御装置2は、装置診断制御ユニット2I
と記憶制御ユニット22とで構成される。
と記憶制御ユニット22とで構成される。
記憶制御ユニット22は、入出力処理装置4.演算プロ
セッサ5から主記憶装置3へのメモリアクセスを制御す
るユニットであり、信号線1222!223および22
24によるデータ/制御信号線で王記憶装置3.入出力
処理装置4および演算プロセッサ5と接続されている。
セッサ5から主記憶装置3へのメモリアクセスを制御す
るユニットであり、信号線1222!223および22
24によるデータ/制御信号線で王記憶装置3.入出力
処理装置4および演算プロセッサ5と接続されている。
装置診断制御ユニット21は、診断プロセッサ1から信
号線114を介して送られる診断コマンドを解読し、記
憶制御ユニ7ト22.主記憶装置3、入出力処理装置4
および演算プロセンサ5の保守診断を行うユニットであ
る。
号線114を介して送られる診断コマンドを解読し、記
憶制御ユニ7ト22.主記憶装置3、入出力処理装置4
および演算プロセンサ5の保守診断を行うユニットであ
る。
診断実行制御部211は、診断プロセンサ1がら送られ
る保守診断コマンドを解読し、指定されている被診断装
置、ユニットに診断データを送ったり、診断結果データ
を被診断装置から受は取って診断プロセッサlに送る。
る保守診断コマンドを解読し、指定されている被診断装
置、ユニットに診断データを送ったり、診断結果データ
を被診断装置から受は取って診断プロセッサlに送る。
また、各被診断装置ユニyFからの障害報告等の割込信
号を受け、診断プロセッサ1に通知する。診断実行制御
部211は信号!f21./!22.f23および22
4を介してボート回路214.215,216および2
17と接続され、各々記憶制御ユニット22゜主記憶装
置3.入出力処理装置4および演算プロセッサ5の保守
診断を可能にしている。また、先に説明したように、信
号線II!14.ff1225”によって診断プロセッ
サ1のポート回路13と接続されている。
号を受け、診断プロセッサ1に通知する。診断実行制御
部211は信号!f21./!22.f23および22
4を介してボート回路214.215,216および2
17と接続され、各々記憶制御ユニット22゜主記憶装
置3.入出力処理装置4および演算プロセッサ5の保守
診断を可能にしている。また、先に説明したように、信
号線II!14.ff1225”によって診断プロセッ
サ1のポート回路13と接続されている。
ポート回路214,215.216および217は、そ
れぞれ記憶制御ユニット22.主記憶装置3.入出力処
理装置4および演算プロセッサ5に対応した診断パス上
のスイッチ手段であり、その構造は診断プロセッサ1内
部のポート回路13とほぼ同様である。
れぞれ記憶制御ユニット22.主記憶装置3.入出力処
理装置4および演算プロセッサ5に対応した診断パス上
のスイッチ手段であり、その構造は診断プロセッサ1内
部のポート回路13とほぼ同様である。
ポート回路214は、信号線121により診断実行制御
部211と接続され、信号線f25.f210により記
憶制御ユニット22と接続されており、信号@1.21
Bで入力されるフリップフロップ212の内容が°“1
°°のときは接続状態に設定され、信号線121と信号
線ff125 1!210が接続される。フリップフロ
ップ212の内容が0″のときは、信号線f21と信号
線!25゜1210とは切断される。
部211と接続され、信号線f25.f210により記
憶制御ユニット22と接続されており、信号@1.21
Bで入力されるフリップフロップ212の内容が°“1
°°のときは接続状態に設定され、信号線121と信号
線ff125 1!210が接続される。フリップフロ
ップ212の内容が0″のときは、信号線f21と信号
線!25゜1210とは切断される。
ポート回路215は、信号線!22により診断実行制御
部211と接続され、信号線ff126. 1211に
より主記憶装置f3と接続されており、信号線1A21
9で入力されるフリップフロップ213の部分213a
のビットの内容と信号線ff1218で入力されるフリ
ップフロップ212の内容が共に“1″のときは接続状
態に設定され、信号線222と信号線f26.ff12
11とが接続される。
部211と接続され、信号線ff126. 1211に
より主記憶装置f3と接続されており、信号線1A21
9で入力されるフリップフロップ213の部分213a
のビットの内容と信号線ff1218で入力されるフリ
ップフロップ212の内容が共に“1″のときは接続状
態に設定され、信号線222と信号線f26.ff12
11とが接続される。
フリップフロップ213の部分213aのビット或いは
フリップフロップ212の内容の何れか一方が′°0”
のときは信号線222と信号線!26P211とは切断
される。
フリップフロップ212の内容の何れか一方が′°0”
のときは信号線222と信号線!26P211とは切断
される。
ポート回路216は、信号線!23により診断実行制御
部211と接続され、信号線ff127.f212によ
り入出力処理装置4と接続されており、信号線1220
で入力されるフリップフロップ2工3の部分213bの
ビットの内容と信号線1218で入力されるフリップフ
ロップ212の内容が共に“1″のときは接続状態に設
定され、信号線A23と信号線f27J242が接続さ
れる。
部211と接続され、信号線ff127.f212によ
り入出力処理装置4と接続されており、信号線1220
で入力されるフリップフロップ2工3の部分213bの
ビットの内容と信号線1218で入力されるフリップフ
ロップ212の内容が共に“1″のときは接続状態に設
定され、信号線A23と信号線f27J242が接続さ
れる。
クリップフロップ213の部分213bのピントの内容
或いはフリップフロップ212の内容の何れか一方が“
0”のときは、信号線123と信号線ff127.
I12]2とは切断される。
或いはフリップフロップ212の内容の何れか一方が“
0”のときは、信号線123と信号線ff127.
I12]2とは切断される。
ポート回路217は、信号@124により診断実行制御
部211と接続され、信号線12B、E213により演
算プロセッサ5と接続されており、信号線f221で入
力されるフリップフロップ213の部分213cのピン
トの内容と信号線1218で入力されるフリンブフロ・
ンプ212の内容が共に“1”のときは接続状態に設定
され、信号線124と信号線II!28.1213とが
接続される。フリップフロップ213の部分213cの
ピントの内容或いはフリップフロシブ212の内容の何
れか一方が“O”のときは、信号R1,24と信号線1
28.1213とは切断される。
部211と接続され、信号線12B、E213により演
算プロセッサ5と接続されており、信号線f221で入
力されるフリップフロップ213の部分213cのピン
トの内容と信号線1218で入力されるフリンブフロ・
ンプ212の内容が共に“1”のときは接続状態に設定
され、信号線124と信号線II!28.1213とが
接続される。フリップフロップ213の部分213cの
ピントの内容或いはフリップフロシブ212の内容の何
れか一方が“O”のときは、信号R1,24と信号線1
28.1213とは切断される。
フリップフロップ212は、信号線P214を介して診
断実行制御部211からセントまたはりセントされるエ
ピントのフリップフロップである。
断実行制御部211からセントまたはりセントされるエ
ピントのフリップフロップである。
フリップフロップ213は、部分213a、213h、
213cから構成される3ビツトのフリップフロップで
、主記憶装置3.入出力処理装置4および演算プロセッ
サ5に対応する構成制御レジスタでもある。フリップフ
ロップ213は、信号線β215.A216および!2
17を介して診断実行制御部211からセットまたはり
セットされ、その出力は前述したようにポート回路21
5.216および217に接続されると共に、第1図に
は示していないが、記i!制御ユニット22内に送られ
て、それぞれ信号線f222.f223および1224
の接続/切断を制御するために使用される。
213cから構成される3ビツトのフリップフロップで
、主記憶装置3.入出力処理装置4および演算プロセッ
サ5に対応する構成制御レジスタでもある。フリップフ
ロップ213は、信号線β215.A216および!2
17を介して診断実行制御部211からセットまたはり
セットされ、その出力は前述したようにポート回路21
5.216および217に接続されると共に、第1図に
は示していないが、記i!制御ユニット22内に送られ
て、それぞれ信号線f222.f223および1224
の接続/切断を制御するために使用される。
次に、診断パス中の障害発生報告割込信号の伝達経路に
ついて説明する。
ついて説明する。
記憶制御ユニット22から送出された障害発生報告割込
信号は、信号線f210とポート回路214と信号&i
/221とを介して診断実行制御部211に割込信号と
して入力されると共に、信号線!!210に接続された
読み出し専用パスf230によりポート回路214をバ
イパスして診断実行制御部211に入力される。このパ
スf230は文字通り読み出し専用パスであり、診断実
行制御部211は割込信号としては扱わない。
信号は、信号線f210とポート回路214と信号&i
/221とを介して診断実行制御部211に割込信号と
して入力されると共に、信号線!!210に接続された
読み出し専用パスf230によりポート回路214をバ
イパスして診断実行制御部211に入力される。このパ
スf230は文字通り読み出し専用パスであり、診断実
行制御部211は割込信号としては扱わない。
同様に、主記憶装置3.入出力処理装置4および演算プ
ロセッサ5から送出された障害発生報告割込信号は、信
号線1211とボート回路215と信号線ff122、
信号線jl!212とボート回路216と信号線!23
、および信号線1213とボート回路217と信号線1
24とをそれぞれ介して診断実行制御部211に割込信
号として入力されると共に、信号線N211. i、
212.N213に接続された読み出し専用パスf23
1.f232 f233によりボート回路215,2
16゜217をバイパスして診断実行制御部211に入
力される。この読み出し専用パスf231.f232
i!233による障害発生報告割込信号も診断実行制
御部211は割込信号としては扱わない。
ロセッサ5から送出された障害発生報告割込信号は、信
号線1211とボート回路215と信号線ff122、
信号線jl!212とボート回路216と信号線!23
、および信号線1213とボート回路217と信号線1
24とをそれぞれ介して診断実行制御部211に割込信
号として入力されると共に、信号線N211. i、
212.N213に接続された読み出し専用パスf23
1.f232 f233によりボート回路215,2
16゜217をバイパスして診断実行制御部211に入
力される。この読み出し専用パスf231.f232
i!233による障害発生報告割込信号も診断実行制
御部211は割込信号としては扱わない。
診断実行制御部211では、各ボート回路214.21
5,216.217から信号線121122 123、
!!24を介して加わる障害発生報告割込信号と診断実
行制御部211自身の障害発生報告割込信号とを論理オ
ア的に合成した信号aと、各読み出し専用パス1230
.ff1231゜1232、 1233を介して加わる
障害発生報告割込信号との合計5つの信号を信号線f2
25中のそれぞれ異なる信号線に出力する。信号線12
25上に送出された信号のうち診断実行制御部211で
生成された信号aは信号線1225’ とボート回路1
3と信号線211とを介してプロセッサ実行制御部11
に割込信号として入力されると共に、信号線1225′
に接続された読み出し専用パス!10中の1本の信号線
を介してプロセッサ実行制御部11に入力される。また
、信号線1225上に送出された残りの障害発生報告割
込信号は読み出し専用パス!10中のそれぞれ異なる信
号線を介してプロセッサ実行制御部11に入力される。
5,216.217から信号線121122 123、
!!24を介して加わる障害発生報告割込信号と診断実
行制御部211自身の障害発生報告割込信号とを論理オ
ア的に合成した信号aと、各読み出し専用パス1230
.ff1231゜1232、 1233を介して加わる
障害発生報告割込信号との合計5つの信号を信号線f2
25中のそれぞれ異なる信号線に出力する。信号線12
25上に送出された信号のうち診断実行制御部211で
生成された信号aは信号線1225’ とボート回路1
3と信号線211とを介してプロセッサ実行制御部11
に割込信号として入力されると共に、信号線1225′
に接続された読み出し専用パス!10中の1本の信号線
を介してプロセッサ実行制御部11に入力される。また
、信号線1225上に送出された残りの障害発生報告割
込信号は読み出し専用パス!10中のそれぞれ異なる信
号線を介してプロセッサ実行制御部11に入力される。
このパス!10も文字通り読み出し専用パスであり、プ
ロセッサ実行制御部11は割込信号としては扱わない。
ロセッサ実行制御部11は割込信号としては扱わない。
本実施例は上述したような診断パス接続構造を採用して
いるため、診断プロセッサ1は、診断実行制御部211
を介してフリップフロップ212に“0”をセットして
ボート回路214〜217を全てオフにすることにより
診断実行制御部211と記憶制御ユニ7)22.主記憶
装置3.入出力処理装置4および演算プロセッサ5との
間の診断パスを全て無効化することができる。よって、
この状態で診断パスを介して診断実行制御部211をア
クセスすれば、外乱による影響を全く受けることがなく
なり、記憶制御ユニット22に固定障害があって障害発
生報告割込信号が出力されていたとしでも、診断プロセ
ッサlはそれによる割り込みを受けることなく診断実行
制御部211の初期設定処理を実施することができる。
いるため、診断プロセッサ1は、診断実行制御部211
を介してフリップフロップ212に“0”をセットして
ボート回路214〜217を全てオフにすることにより
診断実行制御部211と記憶制御ユニ7)22.主記憶
装置3.入出力処理装置4および演算プロセッサ5との
間の診断パスを全て無効化することができる。よって、
この状態で診断パスを介して診断実行制御部211をア
クセスすれば、外乱による影響を全く受けることがなく
なり、記憶制御ユニット22に固定障害があって障害発
生報告割込信号が出力されていたとしでも、診断プロセ
ッサlはそれによる割り込みを受けることなく診断実行
制御部211の初期設定処理を実施することができる。
なお、本実施例では、フリップフロップ212の出力を
ボート回路2】4だけでなく他のボート回路215〜2
17にも入力しているが、それは全てのボート回路を一
括してオフし得るようにするためである。唯、他のボー
ト回路215〜217はフリップフロップ213の内容
によってオフにすることもできるので、フリップフロッ
プ212の出力をボート回路214だけに入力するよう
にしても良い。
ボート回路2】4だけでなく他のボート回路215〜2
17にも入力しているが、それは全てのボート回路を一
括してオフし得るようにするためである。唯、他のボー
ト回路215〜217はフリップフロップ213の内容
によってオフにすることもできるので、フリップフロッ
プ212の出力をボート回路214だけに入力するよう
にしても良い。
また、全てのボート回路13.214〜217をオフし
た状態において、読み出し専用パス1230〜1233
および読み出し専用パス210によってシステム制御装
置2内の記憶制御ユニット22、主記憶装置3.入出力
処理装置4.演算プロセッサ5に障害が発生しているか
否かを認識することができるので、記憶制御ユニット2
2や各装置3〜5の初期設定処理を行う前に障害の発生
の有無を判定し、障害が発生している装置があれば初期
設定処理を打ち切って無駄な処理の実行を防止すること
ができる。
た状態において、読み出し専用パス1230〜1233
および読み出し専用パス210によってシステム制御装
置2内の記憶制御ユニット22、主記憶装置3.入出力
処理装置4.演算プロセッサ5に障害が発生しているか
否かを認識することができるので、記憶制御ユニット2
2や各装置3〜5の初期設定処理を行う前に障害の発生
の有無を判定し、障害が発生している装置があれば初期
設定処理を打ち切って無駄な処理の実行を防止すること
ができる。
以上本発明の実施例について説明したが、本発明は以上
の実施例にのみ限定されず、その他各種の付加変更が可
能である。被診断装置も例示した装置に限られず拡張記
憶装置等の他の装置も含めるようにしても良い、また、
システム制御装置内の被診断ユニットは記憶制御ユニッ
ト1つでなく同種あるいは他の種類のユニットも含める
ことが可能である。
の実施例にのみ限定されず、その他各種の付加変更が可
能である。被診断装置も例示した装置に限られず拡張記
憶装置等の他の装置も含めるようにしても良い、また、
システム制御装置内の被診断ユニットは記憶制御ユニッ
ト1つでなく同種あるいは他の種類のユニットも含める
ことが可能である。
以上説明したように、本発明の情報処理システムにおけ
る診断プロセッサと被診断装置との間の診断パス接続構
造によれば、システム制御装置内の出張制御部と被診断
ユニントとを接続する診断パス中に設けた第1のスイッ
チ手段をオフ状態にすることにより、出張制御部に対す
るシステム制御装置内の被診断ユニットからの外乱の侵
入を抑止することができる。従って、診断ブロセ、すは
出張制御部だけを安全にアクセスすることができると共
に、診断プロセッサによる例えば出張制御部の初期設定
処理中に、固定障害等を起こしている被診断ユニットか
ら障害発生報告割込信号が診断プロセッサに伝達され初
期設定処理が中断されることを防止することができる。
る診断プロセッサと被診断装置との間の診断パス接続構
造によれば、システム制御装置内の出張制御部と被診断
ユニントとを接続する診断パス中に設けた第1のスイッ
チ手段をオフ状態にすることにより、出張制御部に対す
るシステム制御装置内の被診断ユニットからの外乱の侵
入を抑止することができる。従って、診断ブロセ、すは
出張制御部だけを安全にアクセスすることができると共
に、診断プロセッサによる例えば出張制御部の初期設定
処理中に、固定障害等を起こしている被診断ユニットか
ら障害発生報告割込信号が診断プロセッサに伝達され初
期設定処理が中断されることを防止することができる。
なお、システム制御装置に出張制御部と複数の被診断ユ
ニットとが含まれる場合、出張制御部と各被診断ユニ、
7トとがI対lに診断パスで接続され、各診断パス中に
第1のスイッチ手段が設けられるものであり、これによ
ってシステム制御装置内の各被診断ユニットの初期設定
処理を含む保守診断処理を分割して実行できる。
ニットとが含まれる場合、出張制御部と各被診断ユニ、
7トとがI対lに診断パスで接続され、各診断パス中に
第1のスイッチ手段が設けられるものであり、これによ
ってシステム制御装置内の各被診断ユニットの初期設定
処理を含む保守診断処理を分割して実行できる。
また、システム制御装置内に設けた出張制御部と他の被
診断装置とを1対1に接続する各診断パス中に設けた第
3のスイッチ手段を、システム構成レジスタとしても機
能する第3の制御情報保持手段の内容だけでな(、第1
のスイッチ手段を制御する第1の制御情報保持手段の内
容で制御することにより、第1の制御情報保持手段の内
容によって、出張制御部に接続される全ての被診断ユニ
ットおよび被診断装置との間の診断パスを一括して無効
化することができる。
診断装置とを1対1に接続する各診断パス中に設けた第
3のスイッチ手段を、システム構成レジスタとしても機
能する第3の制御情報保持手段の内容だけでな(、第1
のスイッチ手段を制御する第1の制御情報保持手段の内
容で制御することにより、第1の制御情報保持手段の内
容によって、出張制御部に接続される全ての被診断ユニ
ットおよび被診断装置との間の診断パスを一括して無効
化することができる。
更に、第1の読み出し専用パスおよび第2の読み出し専
用パスによって、診断プロセッサは各診断パスを無効化
した状態で各被診断ユニットおよび各被診断装置からの
障害発生報告割込信号の状態を読み取ることが可能とな
る。よって、例えば被診断ユニットや被診断装置の初期
設定処理を実行するのに先立って各被診断ユニットや各
被診断装置の障害の有無を調べて無駄な初期設定処理の
実行を省略するといった効率的な運用が可能となる。
用パスによって、診断プロセッサは各診断パスを無効化
した状態で各被診断ユニットおよび各被診断装置からの
障害発生報告割込信号の状態を読み取ることが可能とな
る。よって、例えば被診断ユニットや被診断装置の初期
設定処理を実行するのに先立って各被診断ユニットや各
被診断装置の障害の有無を調べて無駄な初期設定処理の
実行を省略するといった効率的な運用が可能となる。
第1図は本発明の一実施例の構成図および、第2図は従
来の診断パス接続構造の説明図である。 図において、 1・・・診断プロセッサ 2・・・システム制御装置 3・・・主記憶装置 4・・・入出力処理装置 5・・・演算プロセッサ 11・−・プロセッサ実行制御部 12・・・第2の制御情報保持手段を構成するフリップ
フロップ 13・・・第2のスイッチ手段を構成するボート回路 21・・・装置診断制御ユニット 22・・・記憶制御ユニット 211・・・診断実行制御部 212・・・第1の制御情報保持手段を構成するフリッ
プフロップ 213・・・第3の制御情報保持手段を構成するフリッ
プフロップ 214・・・第1のスイッチ手段を構成するボート回路 215〜217・・・第3のスイッチ手段を構成するボ
ート回路 β21 j225 ff1210・・第1の診断パ
スを構成する信号線 111、β14.N225’ ・・・第2の診断パスを
構成する信号線 β22 126 N211.123,121゜β21
2.124 12B、 β213・・・第3の診断パス
を構成する信号線
来の診断パス接続構造の説明図である。 図において、 1・・・診断プロセッサ 2・・・システム制御装置 3・・・主記憶装置 4・・・入出力処理装置 5・・・演算プロセッサ 11・−・プロセッサ実行制御部 12・・・第2の制御情報保持手段を構成するフリップ
フロップ 13・・・第2のスイッチ手段を構成するボート回路 21・・・装置診断制御ユニット 22・・・記憶制御ユニット 211・・・診断実行制御部 212・・・第1の制御情報保持手段を構成するフリッ
プフロップ 213・・・第3の制御情報保持手段を構成するフリッ
プフロップ 214・・・第1のスイッチ手段を構成するボート回路 215〜217・・・第3のスイッチ手段を構成するボ
ート回路 β21 j225 ff1210・・第1の診断パ
スを構成する信号線 111、β14.N225’ ・・・第2の診断パスを
構成する信号線 β22 126 N211.123,121゜β21
2.124 12B、 β213・・・第3の診断パス
を構成する信号線
Claims (3)
- (1)システム制御装置の内部に診断プロセッサの出張
制御部を設け、該出張制御部と診断プロセッサとを診断
パスで接続すると共に、前記出張制御部と前記システム
制御装置内の被診断ユニットおよび主記憶装置等の他の
被診断装置とを1対1に診断パスで接続した情報処理シ
ステムにおいて、第1の制御情報を保持する第1の制御
情報保持手段と、 前記システム制御装置内の被診断ユニットと前記出張制
御部とを1対1に接続する診断パス中に設けられ、前記
保持された第1の制御情報に応じてオン、オフする第1
のスイッチ手段とを具備したことを特徴とする情報処理
システムにおける診断プロセッサと被診断装置との間の
診断パス接続構造。 - (2)第2の制御情報を保持する第2の制御情報保持手
段と、 前記診断プロセッサと前記出張制御部とを接続する診断
パス中に設けられ、前記保持された第2の制御情報に応
じてオン、オフする第2のスイッチ手段と、 第3の制御情報を保持する第3の制御情報保持手段と、 前記出張制御部と前記他の被診断装置とを1対1に接続
する診断パス中に設けられ、前記保持された第1の制御
情報および第3の制御情報に応じてオン、オフする第3
のスイッチ手段とを備えた請求項1記載の情報処理シス
テムにおける診断プロセッサと被診断装置との間の診断
パス接続構造。 - (3)前記出張制御部に1対1に接続された診断パスを
介して前記システム制御装置内の被診断ユニットおよび
前記他の被診断装置から送出される障害発生報告割込信
号を前記第1および第3のスイッチ手段をバイパスして
前記出張制御部に供給する第1の読み出し専用パスと、 前記診断プロセッサに接続された診断パスを介して前記
出張制御部から送出される障害発生報告割込信号と前記
第1の読み出し専用パス上の障害発生報告割込信号とを
前記第2のスイッチ手段をバイパスして前記診断プロセ
ッサに供給する第2の読み出し専用パスとを備えた請求
項2記載の情報処理システムにおける診断プロセッサと
被診断装置との間の診断パス接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140324A JP2630019B2 (ja) | 1990-05-30 | 1990-05-30 | 情報処理システムにおける診断プロセッサと被診断装置との間の診断パス接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140324A JP2630019B2 (ja) | 1990-05-30 | 1990-05-30 | 情報処理システムにおける診断プロセッサと被診断装置との間の診断パス接続構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0433131A true JPH0433131A (ja) | 1992-02-04 |
| JP2630019B2 JP2630019B2 (ja) | 1997-07-16 |
Family
ID=15266171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2140324A Expired - Lifetime JP2630019B2 (ja) | 1990-05-30 | 1990-05-30 | 情報処理システムにおける診断プロセッサと被診断装置との間の診断パス接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630019B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6874570B2 (en) | 2000-08-04 | 2005-04-05 | Showa Denko K.K. | Integrated heat exchanger |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57185526A (en) * | 1981-05-11 | 1982-11-15 | Nec Corp | Data transfer device |
-
1990
- 1990-05-30 JP JP2140324A patent/JP2630019B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57185526A (en) * | 1981-05-11 | 1982-11-15 | Nec Corp | Data transfer device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6874570B2 (en) | 2000-08-04 | 2005-04-05 | Showa Denko K.K. | Integrated heat exchanger |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2630019B2 (ja) | 1997-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4631661A (en) | Fail-safe data processing system | |
| JPH0433131A (ja) | 情報処理システムにおける診断プロセッサと被診断装置との間の診断パス接続構造 | |
| GB1602421A (en) | Processors for data processing systems | |
| JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
| JPH0537421A (ja) | 伝送路切替制御方法およびその装置 | |
| JP2706390B2 (ja) | 複数スカラユニットによるベクトルユニット使用権切換え制御方式 | |
| JP2564397B2 (ja) | 二重化システムのデータ出力装置 | |
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JP2968321B2 (ja) | データ処理装置 | |
| JPS61290565A (ja) | 多重プロセツサ結合回路 | |
| JPH037961B2 (ja) | ||
| JPS6137660B2 (ja) | ||
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPS59208666A (ja) | マルチプロセツサシステム | |
| JPS5938608B2 (ja) | デ−タ転送制御方式 | |
| JPS61260348A (ja) | 2重系計算制御方式 | |
| JPH02236656A (ja) | マルチプロセッサシステム | |
| JPH03266132A (ja) | 情報処理装置 | |
| JPS62214440A (ja) | 未定義命令監視方式 | |
| JPH01282601A (ja) | 2重系システムのデータトラツキング方式 | |
| JPS6222516B2 (ja) | ||
| JPS61139849A (ja) | デ−タ処理装置の冗長化システム | |
| JPH05204878A (ja) | インタフェース制御システム | |
| JPH0727466B2 (ja) | サ−ビスプロセッサコマンド処理方式 | |
| JPH04367964A (ja) | マルチプロセッサシステム |