JPH043443A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH043443A JPH043443A JP2105553A JP10555390A JPH043443A JP H043443 A JPH043443 A JP H043443A JP 2105553 A JP2105553 A JP 2105553A JP 10555390 A JP10555390 A JP 10555390A JP H043443 A JPH043443 A JP H043443A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- wire bond
- bond pad
- supersonic wave
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は超音波ワイヤーボンドを行う半導体装置の製
造方法に関するものである。
造方法に関するものである。
従来の半導体装置の超音波ワイヤーボンドパッドの取付
方法は第３図の様に行っていた。（ａ）図で示すように
、基板部（１）に搭載用電極（２）がパターニングしで
あるものを準備する。次に（ｂ）図で示すように、搭載
用電極（２）の所定位置にはんだペースト（３ンを印刷
法にて印刷して置く。ハンダペースト（３）ははんだの
粉末状のものとフラックス、溶剤を混ぜ合わせペースト
状にしたもので、この例のように、はんだ印刷法でよく
使用される。印刷法は所定の位置に穴が設けであるマス
クの開口より、はんだペースト（３）等ペースト状のも
のを所定の位置に落し込む方法である。この例でははん
だペースト（３）を用いたが、予め、基板部（１）を溶
融はんだの中へ浸漬して取付用電極へはんだを付けてお
いてもよい。その場合は浸漬前後にフラックスを電極面
及び、はんだ面に塗布する必要がある。次に、（Ｃ）図
で示すように、超音波ワイヤーボンド用のパッド（４）
を準備し、搭載用［極（２）の所定位置に乗せる。超音
波ワイヤーボンドは電極に直接行うことも可能であるが
、−船釣にワイヤーボンド用のパッド（４）を用いた方
が、プロセス的に安定するので前述の方法が採用されて
いる。その後、（ｄ）図に示すように、はんだが再溶融
する温度に加熱し、はんだペースト（３）中のはんだを
溶融させ、基板電極とワイヤーボンドパッドのはんだ付
けを行う。その後はんだと分離したフラックスや溶剤を
洗浄を行って洗い流す。最後に、ワイヤー（５）を超音
波を印加しながらパッド（４）の所定位置にボンディン
グをする。
方法は第３図の様に行っていた。（ａ）図で示すように
、基板部（１）に搭載用電極（２）がパターニングしで
あるものを準備する。次に（ｂ）図で示すように、搭載
用電極（２）の所定位置にはんだペースト（３ンを印刷
法にて印刷して置く。ハンダペースト（３）ははんだの
粉末状のものとフラックス、溶剤を混ぜ合わせペースト
状にしたもので、この例のように、はんだ印刷法でよく
使用される。印刷法は所定の位置に穴が設けであるマス
クの開口より、はんだペースト（３）等ペースト状のも
のを所定の位置に落し込む方法である。この例でははん
だペースト（３）を用いたが、予め、基板部（１）を溶
融はんだの中へ浸漬して取付用電極へはんだを付けてお
いてもよい。その場合は浸漬前後にフラックスを電極面
及び、はんだ面に塗布する必要がある。次に、（Ｃ）図
で示すように、超音波ワイヤーボンド用のパッド（４）
を準備し、搭載用［極（２）の所定位置に乗せる。超音
波ワイヤーボンドは電極に直接行うことも可能であるが
、−船釣にワイヤーボンド用のパッド（４）を用いた方
が、プロセス的に安定するので前述の方法が採用されて
いる。その後、（ｄ）図に示すように、はんだが再溶融
する温度に加熱し、はんだペースト（３）中のはんだを
溶融させ、基板電極とワイヤーボンドパッドのはんだ付
けを行う。その後はんだと分離したフラックスや溶剤を
洗浄を行って洗い流す。最後に、ワイヤー（５）を超音
波を印加しながらパッド（４）の所定位置にボンディン
グをする。
以下、（ｄ）図を更に詳しく説明する。（０図に従来の
超音波ワイヤーボンドパッドの構造例を示す。
超音波ワイヤーボンドパッドの構造例を示す。
この例ではアルミの超音波ワイヤーボンドを例としてい
る。囚のように、この例ではｉ４υはアルミ層、輪は銅
層、輪は予＃Ｍばんだ盾の３層構造となっている。予備
はんだ層（財）ははんだ浬漬により付けている。（２）
図は基板を側面より見たもので、基板（１）に電極（２
）が取り付けである。Φ）図は前述の超音波ワイヤーボ
ンドパッドをはんだ印刷が終了した基板部に搭載しよう
としている。（ｉ）図は所定位置に超音波ワイヤーボン
ドパッドを搭載した状態で一般的に自動化されており、
位置ずｎなくまた基板面に対して平行に置かれている。
る。囚のように、この例ではｉ４υはアルミ層、輪は銅
層、輪は予＃Ｍばんだ盾の３層構造となっている。予備
はんだ層（財）ははんだ浬漬により付けている。（２）
図は基板を側面より見たもので、基板（１）に電極（２
）が取り付けである。Φ）図は前述の超音波ワイヤーボ
ンドパッドをはんだ印刷が終了した基板部に搭載しよう
としている。（ｉ）図は所定位置に超音波ワイヤーボン
ドパッドを搭載した状態で一般的に自動化されており、
位置ずｎなくまた基板面に対して平行に置かれている。
（ｊ）図ははんだペースト中のはんだを再溶融させるた
め加熱を行っている。この時に、はんだが溶融する過程
を過渡的にみると、溶けはじめは一斉にではなく部分的
に始まるので、図のような場合には、超音波ワイヤーボ
ンドパッドのはんだ層の一部が先ず溶は徐々に溶融部分
が広がるが、はんだは周知の通り溶融状態では表面張力
が大きく、先に溶けた部分に後で溶けたはんだ力・寄り
集まり、その結果、全体のはんだがアンバランスとなり
、傾きが生じる。
め加熱を行っている。この時に、はんだが溶融する過程
を過渡的にみると、溶けはじめは一斉にではなく部分的
に始まるので、図のような場合には、超音波ワイヤーボ
ンドパッドのはんだ層の一部が先ず溶は徐々に溶融部分
が広がるが、はんだは周知の通り溶融状態では表面張力
が大きく、先に溶けた部分に後で溶けたはんだ力・寄り
集まり、その結果、全体のはんだがアンバランスとなり
、傾きが生じる。
その状態の拡大図が（８）図である。
従来の半導体装置の製造方法は以上のように構成されて
いたので、全体のはんだがアンバランスによる傾きによ
り、超音波ワイヤーボンドを自動機で行うときに、光学
系視覚認識装置の光を乱反射するため誤動作を誘発する
。仮に誤動作を免れてワイヤーボンドを行っても、超音
波エネルギーが充分にボンディング面に伝わらずボンデ
ィング不良が発生する。また、第３図（ト）の矩に示し
た部分は、はんだが娠り上がっており、環境温度の変化
による、基板（１）とはんだの膨張率の違いによって生
ずる応力の集中が発生し、ここから亀裂が入り電極を断
線せしめ、種々の不具合を発生させるという問題点があ
った。
いたので、全体のはんだがアンバランスによる傾きによ
り、超音波ワイヤーボンドを自動機で行うときに、光学
系視覚認識装置の光を乱反射するため誤動作を誘発する
。仮に誤動作を免れてワイヤーボンドを行っても、超音
波エネルギーが充分にボンディング面に伝わらずボンデ
ィング不良が発生する。また、第３図（ト）の矩に示し
た部分は、はんだが娠り上がっており、環境温度の変化
による、基板（１）とはんだの膨張率の違いによって生
ずる応力の集中が発生し、ここから亀裂が入り電極を断
線せしめ、種々の不具合を発生させるという問題点があ
った。
この発明は上記のような問題点を解決するためになされ
たもので、全体のはんだがアンバランスになることを防
止し傾きの生じない半導体装置の製造方法を得ることを
目的とする。
たもので、全体のはんだがアンバランスになることを防
止し傾きの生じない半導体装置の製造方法を得ることを
目的とする。
この発明に係る半導体装置の製造方法は、超音波ワイヤ
ーボンドパッドの予備はんだ層を複数に分割、独立させ
たバンプ構造を取り、同時に、これを搭載する基板の電
極パターンも分割させたものである。
ーボンドパッドの予備はんだ層を複数に分割、独立させ
たバンプ構造を取り、同時に、これを搭載する基板の電
極パターンも分割させたものである。
この発明における超音波ワイヤーボンドパッドは、予備
はんだ層が複数に分割、独立させであるので、はんだ溶
融の過渡期におけるはんだの葉中現象が、分割された部
分、即ちバンプ部分内にとどまる為、大きな量のはんだ
の移動が起らず、その結果超音波ワイヤーボンドパッド
は傾かず、後工程への影蕃は無くなる。
はんだ層が複数に分割、独立させであるので、はんだ溶
融の過渡期におけるはんだの葉中現象が、分割された部
分、即ちバンプ部分内にとどまる為、大きな量のはんだ
の移動が起らず、その結果超音波ワイヤーボンドパッド
は傾かず、後工程への影蕃は無くなる。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例である半導体装置の超音波ワイ
ヤーボンドパッドの詳細斜視図である。
図はこの発明の一実施例である半導体装置の超音波ワイ
ヤーボンドパッドの詳細斜視図である。
この実施例では前記従来のものと対比する為、アルミの
超音波ワイヤーボンドパッドを取りあげている。なお、
図中符号は前記従来のものと同一で、アルミ層（転）、
銅層（６）、予備はんだ層（財）の３ｍ構造であるが、
銅層（転）及び予備はんだ層（転）が図の様にパターニ
ングしてあり、分離、独立している。
超音波ワイヤーボンドパッドを取りあげている。なお、
図中符号は前記従来のものと同一で、アルミ層（転）、
銅層（６）、予備はんだ層（財）の３ｍ構造であるが、
銅層（転）及び予備はんだ層（転）が図の様にパターニ
ングしてあり、分離、独立している。
この分離独立している１つ１つを以下バンプと称する。
周知の通り、はんだとアルミは通常なじみが悪く予備は
んだ層−のはんだが再溶融しても、隣接しているバンプ
（６）同士がはんだでつながることはない。
んだ層−のはんだが再溶融しても、隣接しているバンプ
（６）同士がはんだでつながることはない。
第２図（ａ）〜（ｅ）はこの発明の半導体装置の超音波
ワイヤーボンドの接続工程を示す断画図である。
ワイヤーボンドの接続工程を示す断画図である。
初めに、（ａ）図で示す様に、本発明の超音波ワイヤー
ボンドパッド（４）を準備する。次に、（ｂ）図で示す
様に基板（１）を準備する。ついで、（Ｃ）図で示す様
に、基板（１）上の電極（２）へ超音波ワイヤーボンド
パッド（４）の予備半田部（転）に対応する様に半田ペ
ースト（６）を印刷して置く。さらに（ｄ）図の様に前
述の予＆ｆ田部（財）と印刷された半田ペースト（６）
の位置が合う様に、超音波ワイヤーボンドパッド（４）
を置く。
ボンドパッド（４）を準備する。次に、（ｂ）図で示す
様に基板（１）を準備する。ついで、（Ｃ）図で示す様
に、基板（１）上の電極（２）へ超音波ワイヤーボンド
パッド（４）の予備半田部（転）に対応する様に半田ペ
ースト（６）を印刷して置く。さらに（ｄ）図の様に前
述の予＆ｆ田部（財）と印刷された半田ペースト（６）
の位置が合う様に、超音波ワイヤーボンドパッド（４）
を置く。
この作業は一般的に機械化されており、精度よく短くこ
とが可能である。最後に、（ｅ）図にある様に加熱再溶
融した半田ペースト（６）中の半田と超音波ワイヤーボ
ンドパッド（４）の予備半田に）が一体となり柱状とな
る。この時、前述した様に＠接する半田付部とは分離さ
れている為、溶けた半田が流出あるいは流入しない。又
、各々の半田の量はほぼ均一な為、アンバランスが生じ
ることなく、超音波ワイヤーボンドパッド（４）を基板
（１）面に、はぼ平行に固着することが可能である。
とが可能である。最後に、（ｅ）図にある様に加熱再溶
融した半田ペースト（６）中の半田と超音波ワイヤーボ
ンドパッド（４）の予備半田に）が一体となり柱状とな
る。この時、前述した様に＠接する半田付部とは分離さ
れている為、溶けた半田が流出あるいは流入しない。又
、各々の半田の量はほぼ均一な為、アンバランスが生じ
ることなく、超音波ワイヤーボンドパッド（４）を基板
（１）面に、はぼ平行に固着することが可能である。
なお、上記実施例では超音波ワイヤーボンドパッドの場
合を示したが、取付面に対して平行に半田付けを行いた
いものであれば前述の構造、即ち、搭載物の半田付面に
３点以上のバンプ部を構成し、被搭載物の半田付面にこ
れに対応する電極のパターン及び、予備半田を施せばよ
いことはいうまでもない。
合を示したが、取付面に対して平行に半田付けを行いた
いものであれば前述の構造、即ち、搭載物の半田付面に
３点以上のバンプ部を構成し、被搭載物の半田付面にこ
れに対応する電極のパターン及び、予備半田を施せばよ
いことはいうまでもない。
以上のようにこの発明によれば、超音波ワイヤーボンド
パッドにバンブ部を構成し、これに対応する様に基板・
電極のパターン及び予備半田を行うようにしたので、基
板に対して平行にワイヤーボンドパッドを取り付けるこ
とが可能となり、ワイヤーボンドミスを未然に防ぐこと
ができ、又半田の偏りにより生ずる応力集中が解消され
るので安価で、且つ、信頼性の高い半導体装置を得るこ
とができる。
パッドにバンブ部を構成し、これに対応する様に基板・
電極のパターン及び予備半田を行うようにしたので、基
板に対して平行にワイヤーボンドパッドを取り付けるこ
とが可能となり、ワイヤーボンドミスを未然に防ぐこと
ができ、又半田の偏りにより生ずる応力集中が解消され
るので安価で、且つ、信頼性の高い半導体装置を得るこ
とができる。
第１図はこの発明の一実施例である超音波ワイヤーボン
ドパッドの構造を示す斜視図、第２図（ａ）〜（ｅ）は
第１図による超音波ワイヤーボンディングの製造工程を
示す断面図、第３図（ａ）〜（ｅ）は従来の超音波ワイ
ヤーボンディングの製造工程を示す斜視図、第３図（ｆ
）〜（ｊ）は従来の製造工程で特に超音波ワイヤーボン
ドパッドの半田付は部における説明断面図、第３図（３
）は従来の製造工程での半田付は後の超音波ワイヤーボ
ンドパッドの側面よりの拡大断面図である。 図において、（１）は基板、（２）は電極、（３）は半
田ペースト、（４）は超音波ワイヤーボンドパッド、（
５）はワイヤー、（６月ヨ予備半田、（半田ペースト）
、（６）はアルミ層、（６）は銅層、輪は予備半田層を
示す。 なお、図中、同一符号は同一 または相当部分を示す。 ４３ 子イ１１鴫ず１１？４
ドパッドの構造を示す斜視図、第２図（ａ）〜（ｅ）は
第１図による超音波ワイヤーボンディングの製造工程を
示す断面図、第３図（ａ）〜（ｅ）は従来の超音波ワイ
ヤーボンディングの製造工程を示す斜視図、第３図（ｆ
）〜（ｊ）は従来の製造工程で特に超音波ワイヤーボン
ドパッドの半田付は部における説明断面図、第３図（３
）は従来の製造工程での半田付は後の超音波ワイヤーボ
ンドパッドの側面よりの拡大断面図である。 図において、（１）は基板、（２）は電極、（３）は半
田ペースト、（４）は超音波ワイヤーボンドパッド、（
５）はワイヤー、（６月ヨ予備半田、（半田ペースト）
、（６）はアルミ層、（６）は銅層、輪は予備半田層を
示す。 なお、図中、同一符号は同一 または相当部分を示す。 ４３ 子イ１１鴫ず１１？４
Claims (1)
- 複数に分割させたバンプ構造を持つ超音波ワイヤーボ
ンドパットと、このワイヤーボンドパットに対応したパ
ターンを有する基板部を備えたことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105553A JPH043443A (ja) | 1990-04-19 | 1990-04-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105553A JPH043443A (ja) | 1990-04-19 | 1990-04-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043443A true JPH043443A (ja) | 1992-01-08 |
Family
ID=14410756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2105553A Pending JPH043443A (ja) | 1990-04-19 | 1990-04-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043443A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7875496B2 (en) | 2005-05-17 | 2011-01-25 | Panasonic Corporation | Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body |
-
1990
- 1990-04-19 JP JP2105553A patent/JPH043443A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7875496B2 (en) | 2005-05-17 | 2011-01-25 | Panasonic Corporation | Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973406A (en) | Electronic device bonding method and electronic circuit apparatus | |
| JPH04151843A (ja) | Ｉｃチップのボンディング方法 | |
| JPH043443A (ja) | 半導体装置の製造方法 | |
| JPS63273398A (ja) | プリント基板のリフロ−はんだ付け方法 | |
| JPH08250848A (ja) | チップの半田付け方法 | |
| JPH03196650A (ja) | フリップチップボンディング方法 | |
| JP3344049B2 (ja) | 電子部品 | |
| JPH07122846A (ja) | 微小表面実装部品のハンダ付け方法 | |
| JP3146844B2 (ja) | バンプの形成方法 | |
| JPH0435917B2 (ja) | ||
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JPH09129667A (ja) | 半田バンプ形成方法 | |
| JP2953111B2 (ja) | 半導体装置の電極形成方法と実装方法 | |
| JPH0983123A (ja) | チップの半田付け方法 | |
| JPH0419825Y2 (ja) | ||
| JPH06334064A (ja) | リードレス面実装型ハイブリッドｉｃ | |
| JPH1197481A (ja) | 半導体素子の実装方法、およびこれに使用する素子実装用シート | |
| JPH0918104A (ja) | プリント基板 | |
| JPH01187787A (ja) | 混成集積回路の半田付方法 | |
| JPH06244541A (ja) | 回路基板装置 | |
| JPH07263491A (ja) | 半導体素子の実装方法 | |
| JPH01192466A (ja) | はんだ除去プレート | |
| JPH0226030A (ja) | バンプ電極の形成方法 | |
| JPH02205098A (ja) | 表面実装部品の半田付け方法 | |
| JPH08298374A (ja) | 半田付け方法 |