JPH04359394A - 情報カード - Google Patents
情報カードInfo
- Publication number
- JPH04359394A JPH04359394A JP3160982A JP16098291A JPH04359394A JP H04359394 A JPH04359394 A JP H04359394A JP 3160982 A JP3160982 A JP 3160982A JP 16098291 A JP16098291 A JP 16098291A JP H04359394 A JPH04359394 A JP H04359394A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- card
- information
- data
- attribute information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、メモリの種類，容量，
アクセスタイム，データフォーマット等の属性情報を格
納する第１メモリと、通常使用する制御情報を格納する
第２メモリとを有する情報カードの、上記属性情報の格
納およびそれらの属性情報に関する選択信号の供給に関
するものである。
アクセスタイム，データフォーマット等の属性情報を格
納する第１メモリと、通常使用する制御情報を格納する
第２メモリとを有する情報カードの、上記属性情報の格
納およびそれらの属性情報に関する選択信号の供給に関
するものである。
【０００２】
【従来の技術】図７は、従来のこの種の情報カードとし
てのＩＣカードの回路構成を示すブロック図である。１
はコネクタ、２および３は第１，第２メモリとしてのＲ
ＯＭ、４はモード制御回路であって、アドレス信号線５
およびデータ信号線１０はＲＯＭ２，３に並列に接続さ
れている。６はカードイネーブル信号線、７はモード設
定信号であって、モード制御回路４に入力され、その出
力はＲＯＭ２のチップイネーブル信号線８，ＲＯＭ３の
チップイネーブル信号線９となっている。
てのＩＣカードの回路構成を示すブロック図である。１
はコネクタ、２および３は第１，第２メモリとしてのＲ
ＯＭ、４はモード制御回路であって、アドレス信号線５
およびデータ信号線１０はＲＯＭ２，３に並列に接続さ
れている。６はカードイネーブル信号線、７はモード設
定信号であって、モード制御回路４に入力され、その出
力はＲＯＭ２のチップイネーブル信号線８，ＲＯＭ３の
チップイネーブル信号線９となっている。
【０００３】次に動作について説明する。このＩＣカー
ドには３種類のモードが存在する。スタンドバイモード
：このモードにするには、カードイネーブル信号線６を
ハイレベルとする。そうするとモード制御回路４はモー
ド設定信号７のレベルにかかわらずチップイネーブル信
号線８および９をハイレベルとし、ＲＯＭ２，３を非活
性化させる。このときデータ信号線１０は高インピーダ
ンス状態に保たれ、ＩＣカードの消費電流も小さくなる
。制御情報を格納した第１メモリとしてのＲＯＭ２の読
み出し：このモードにするには、カードイネーブル信号
線６をローレベル、モード設定信号７をハイレベルとす
る。するとモード制御回路４はチップイネーブル信号線
８はローレベル、チップイネーブル信号線９はハイレベ
ルに保ち、ＲＯＭ２は活性化、ＲＯＭ３は非活性化され
る。するとアドレス信号線５に対応する番地の内容がデ
ータ信号１０に現れる。すなわちＲＯＭ２に格納された
制御情報が読み出される。属性情報を格納した第２メモ
リとしてのＲＯＭ３の読み出し：このモードにするには
、カードイネーブル信号線６をローレベル、モード設定
信号７をローレベルとする。するとモード制御回路４は
、チップイネーブル信号線８はハイレベル、チップイネ
ーブル信号線９はローレベルに保ち、ＲＯＭ３は活性化
、ＲＯＭ２は非活性化される。するとアドレス信号線５
に対応する番地の内容がデータ信号１０に現れる。すな
わちＲＯＭ３に格納された属性情報が読み出される。 なおこのとき属性情報読み出しの対象となるのは、ＲＯ
Ｍ３の全ての領域であってただ１つの関連する属性情報
のデータ群のみである。
ドには３種類のモードが存在する。スタンドバイモード
：このモードにするには、カードイネーブル信号線６を
ハイレベルとする。そうするとモード制御回路４はモー
ド設定信号７のレベルにかかわらずチップイネーブル信
号線８および９をハイレベルとし、ＲＯＭ２，３を非活
性化させる。このときデータ信号線１０は高インピーダ
ンス状態に保たれ、ＩＣカードの消費電流も小さくなる
。制御情報を格納した第１メモリとしてのＲＯＭ２の読
み出し：このモードにするには、カードイネーブル信号
線６をローレベル、モード設定信号７をハイレベルとす
る。するとモード制御回路４はチップイネーブル信号線
８はローレベル、チップイネーブル信号線９はハイレベ
ルに保ち、ＲＯＭ２は活性化、ＲＯＭ３は非活性化され
る。するとアドレス信号線５に対応する番地の内容がデ
ータ信号１０に現れる。すなわちＲＯＭ２に格納された
制御情報が読み出される。属性情報を格納した第２メモ
リとしてのＲＯＭ３の読み出し：このモードにするには
、カードイネーブル信号線６をローレベル、モード設定
信号７をローレベルとする。するとモード制御回路４は
、チップイネーブル信号線８はハイレベル、チップイネ
ーブル信号線９はローレベルに保ち、ＲＯＭ３は活性化
、ＲＯＭ２は非活性化される。するとアドレス信号線５
に対応する番地の内容がデータ信号１０に現れる。すな
わちＲＯＭ３に格納された属性情報が読み出される。 なおこのとき属性情報読み出しの対象となるのは、ＲＯ
Ｍ３の全ての領域であってただ１つの関連する属性情報
のデータ群のみである。
【０００４】
【発明が解決しようとする課題】従来のこの種のＩＣカ
ード等の情報カードは、上記属性情報を格納するＲＯＭ
３内のメモリ領域が区分されておらず、従って、属性情
報が上記ＲＯＭ３より一括して読み出され、必要なもの
だけを用途に応じて選択し読み出すことが困難であった
。
ード等の情報カードは、上記属性情報を格納するＲＯＭ
３内のメモリ領域が区分されておらず、従って、属性情
報が上記ＲＯＭ３より一括して読み出され、必要なもの
だけを用途に応じて選択し読み出すことが困難であった
。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、必要な属性情報を用途に応じて
選択し読み出すことができる情報カードを提供すること
が目的である。
ためになされたもので、必要な属性情報を用途に応じて
選択し読み出すことができる情報カードを提供すること
が目的である。
【０００６】
【課題を解決するための手段】第１の発明に係る情報カ
ードは、上記属性情報を互いに関連性のあるデータ群に
分類し、かつ上記第２メモリ（ＲＯＭ３）の領域を、上
記データ群の数と同数だけ区分し、この各区分領域に個
別に上記データ群を記憶するとともに、選択信号にもと
づき区分領域のいずれかを指定して、読出し状態に設定
するようにした。
ードは、上記属性情報を互いに関連性のあるデータ群に
分類し、かつ上記第２メモリ（ＲＯＭ３）の領域を、上
記データ群の数と同数だけ区分し、この各区分領域に個
別に上記データ群を記憶するとともに、選択信号にもと
づき区分領域のいずれかを指定して、読出し状態に設定
するようにした。
【０００７】第２の発明に係る情報カードは、上記選択
信号を、ハイレベルの電位とローレベルの電位のいずれ
かを固定的に供給することにより、又はスイッチング手
段で選択的に供給可能とすることにより、又はコネクタ
を介して外部から供給することにより、又はコネクタを
介してデータ変更可能なレジスタより供給するようにし
た。
信号を、ハイレベルの電位とローレベルの電位のいずれ
かを固定的に供給することにより、又はスイッチング手
段で選択的に供給可能とすることにより、又はコネクタ
を介して外部から供給することにより、又はコネクタを
介してデータ変更可能なレジスタより供給するようにし
た。
【０００８】
【作用】第１の発明に係る情報カードは、分類された上
記データ群を個別に記憶する上記第２メモリの各区分領
域のいずれかを選択信号で指定し、当該区分領域の内容
を出力させる。
記データ群を個別に記憶する上記第２メモリの各区分領
域のいずれかを選択信号で指定し、当該区分領域の内容
を出力させる。
【０００９】第２の発明に係る情報カードは、上記選択
信号を、ハイレベルの電位とローレベルの電位のいずれ
かを固定的に供給するか又はスイッチング手段で選択的
に供給する。
信号を、ハイレベルの電位とローレベルの電位のいずれ
かを固定的に供給するか又はスイッチング手段で選択的
に供給する。
【００１０】
【実施例】図１及び図２は本発明に係る情報カードとし
てのＩＣカードの一実施例を示す回路ブロック図である
。図中、図７と同じものは同一の符号を付した。図１，
図２において、１はコネクタ、２および３は上記第１，
第２メモリとしてのＲＯＭ、４は上記第１，第２メモリ
のいずれかを選択する機能を持ったモード制御回路であ
って、アドレス信号線５およびデータ信号線１０はＲＯ
Ｍ２，３に並列に接続されている。６はカードイネーブ
ル信号線、７はモード設定信号であって、モード制御回
路４に入力され、その出力はＲＯＭ２のチップイネーブ
ル信号線８、ＲＯＭ３のチップイネーブル信号線９とな
っている。１１はＲＯＭ３のアドレス入力の最上位の１
本であって、図１のＩＣカードにおいてはアースされた
抵抗１２ａによりローレベルの電位に固定されている。 また、図２のＩＣカードにおいては電源に接続された抵
抗１２ｂによりハイレベルの電位に固定されている。尚
、図１ないし図２の上記第２メモリとしてのＲＯＭ３に
は、図３に示すとおり、属性情報を関連性を考慮して分
類した２つのデータ群ａ，ｂを個別に格納した２つの区
分領域Ａ，Ｂが設けられ、この区分領域Ａ，Ｂのいずれ
かを指定する選択信号ｍの電位が、ローレベルのとき区
分領域Ａが指定され、ハイレベルのとき区分領域Ｂが指
定されるようになっている。本発明のＩＣカードの動作
については、従来のＩＣカードの動作とほぼ同様である
。異なる点は、図１の構成のＩＣカードにおいては、抵
抗１２ａによりＲＯＭ３のアドレス入力の最上位の入力
１１がローレベルに固定されているため、常に区分領域
Ａのデータ群が選択され読み出される。一方、図２のＩ
Ｃカード構成とした場合は、同様に抵抗１２ｂによりＲ
ＯＭ３のアドレス入力の最上位の入力１１がハイレベル
に固定されているため常に区分領域Ｂのデータ群が選択
され読み出される。本実施例のＩＣカードは、上記区分
領域Ａ，Ｂを設けた上記ＲＯＭ３を内蔵することで、属
性情報を分類した上記データ群ａ，ｂのうち、ユーザに
対応するものを１つだけ出力するように製作者側であら
かじめ固定し、出荷することができる。
てのＩＣカードの一実施例を示す回路ブロック図である
。図中、図７と同じものは同一の符号を付した。図１，
図２において、１はコネクタ、２および３は上記第１，
第２メモリとしてのＲＯＭ、４は上記第１，第２メモリ
のいずれかを選択する機能を持ったモード制御回路であ
って、アドレス信号線５およびデータ信号線１０はＲＯ
Ｍ２，３に並列に接続されている。６はカードイネーブ
ル信号線、７はモード設定信号であって、モード制御回
路４に入力され、その出力はＲＯＭ２のチップイネーブ
ル信号線８、ＲＯＭ３のチップイネーブル信号線９とな
っている。１１はＲＯＭ３のアドレス入力の最上位の１
本であって、図１のＩＣカードにおいてはアースされた
抵抗１２ａによりローレベルの電位に固定されている。 また、図２のＩＣカードにおいては電源に接続された抵
抗１２ｂによりハイレベルの電位に固定されている。尚
、図１ないし図２の上記第２メモリとしてのＲＯＭ３に
は、図３に示すとおり、属性情報を関連性を考慮して分
類した２つのデータ群ａ，ｂを個別に格納した２つの区
分領域Ａ，Ｂが設けられ、この区分領域Ａ，Ｂのいずれ
かを指定する選択信号ｍの電位が、ローレベルのとき区
分領域Ａが指定され、ハイレベルのとき区分領域Ｂが指
定されるようになっている。本発明のＩＣカードの動作
については、従来のＩＣカードの動作とほぼ同様である
。異なる点は、図１の構成のＩＣカードにおいては、抵
抗１２ａによりＲＯＭ３のアドレス入力の最上位の入力
１１がローレベルに固定されているため、常に区分領域
Ａのデータ群が選択され読み出される。一方、図２のＩ
Ｃカード構成とした場合は、同様に抵抗１２ｂによりＲ
ＯＭ３のアドレス入力の最上位の入力１１がハイレベル
に固定されているため常に区分領域Ｂのデータ群が選択
され読み出される。本実施例のＩＣカードは、上記区分
領域Ａ，Ｂを設けた上記ＲＯＭ３を内蔵することで、属
性情報を分類した上記データ群ａ，ｂのうち、ユーザに
対応するものを１つだけ出力するように製作者側であら
かじめ固定し、出荷することができる。
【００１１】本発明に係るＩＣカードの他の実施例を図
４に示す。図１ないし図３と同じものは同一の符号を用
いた。図中のスイッチング手段１３は、電源ｈに接続し
た固定接点ｆとアースした固定接点ｇと切換接点ｎより
成る。ＲＯＭ３のアドレス入力の最上位の入力１１に、
ローレベルまたはハイレベルの電位（選択信号ｍ）を供
給して、上記区分領域Ａ，Ｂのいずれかを選択する。こ
のため、第１の実施例の半固定的な方法とは異なり、ユ
ーザが外部からスイッチング手段１３で操作し、属性情
報を選択、使用できる。
４に示す。図１ないし図３と同じものは同一の符号を用
いた。図中のスイッチング手段１３は、電源ｈに接続し
た固定接点ｆとアースした固定接点ｇと切換接点ｎより
成る。ＲＯＭ３のアドレス入力の最上位の入力１１に、
ローレベルまたはハイレベルの電位（選択信号ｍ）を供
給して、上記区分領域Ａ，Ｂのいずれかを選択する。こ
のため、第１の実施例の半固定的な方法とは異なり、ユ
ーザが外部からスイッチング手段１３で操作し、属性情
報を選択、使用できる。
【００１２】本発明に係るＩＣカードの他の実施例をさ
らに図５に示す。図１ないし図３と同じものは同一の符
号を用いた。選択信号としての入力信号１４は、ＩＣカ
ードが接続されるシステム装置等、外部からコネクタ１
を介して上記ＲＯＭ３のアドレス入力の最上位の入力１
１に供給され、入力信号のハイレベル，ローレベルの電
位で上記区分領域Ａ，Ｂのいずれかを選択する。
らに図５に示す。図１ないし図３と同じものは同一の符
号を用いた。選択信号としての入力信号１４は、ＩＣカ
ードが接続されるシステム装置等、外部からコネクタ１
を介して上記ＲＯＭ３のアドレス入力の最上位の入力１
１に供給され、入力信号のハイレベル，ローレベルの電
位で上記区分領域Ａ，Ｂのいずれかを選択する。
【００１３】本発明に係るＩＣカードの他の実施例をさ
らに図６に示す。図１ないし図３と同じものは同一の符
号を付した。ＩＣカードにレジスタ１６を設け、モード
設定信号７がローレベル、カードイネーブル信号線６が
ローレベル、書き込み制御信号１５がローレベルのとき
にＩＣカードのデータ信号線１０に入力される信号１７
がレジスタ１６に記憶されるようになっており、以降そ
の組み合わせによって選択信号を形成し、レジスタ１６
はこの選択信号をＲＯＭ３のアドレス入力の最上位の入
力１１に供給して区分領域選択を行う。ＲＯＭ３がＮ個
の区分領域１，２，・・・Ｎを有する場合、例えば設定
された値が“００ｈ”であれば区分領域１が、設定され
た値が“ＦＦｈ”であれば区分領域Ｎが選択されるとい
うようになっている。
らに図６に示す。図１ないし図３と同じものは同一の符
号を付した。ＩＣカードにレジスタ１６を設け、モード
設定信号７がローレベル、カードイネーブル信号線６が
ローレベル、書き込み制御信号１５がローレベルのとき
にＩＣカードのデータ信号線１０に入力される信号１７
がレジスタ１６に記憶されるようになっており、以降そ
の組み合わせによって選択信号を形成し、レジスタ１６
はこの選択信号をＲＯＭ３のアドレス入力の最上位の入
力１１に供給して区分領域選択を行う。ＲＯＭ３がＮ個
の区分領域１，２，・・・Ｎを有する場合、例えば設定
された値が“００ｈ”であれば区分領域１が、設定され
た値が“ＦＦｈ”であれば区分領域Ｎが選択されるとい
うようになっている。
【００１４】
【発明の効果】第１の発明によれば、分類された上記属
性情報データ群を個別に記憶する区分領域を第２メモリ
に設けるとともに、選択信号にもとづき区分領域のいず
れかを指定して、当該区分領域を読出し状態に設定する
ようにしたので、情報カードの属性情報を上記第２メモ
リに記憶し、用途に応じて選択、使用できる。
性情報データ群を個別に記憶する区分領域を第２メモリ
に設けるとともに、選択信号にもとづき区分領域のいず
れかを指定して、当該区分領域を読出し状態に設定する
ようにしたので、情報カードの属性情報を上記第２メモ
リに記憶し、用途に応じて選択、使用できる。
【００１５】第２の発明によれば、上記選択信号は、ハ
イレベルの電位とローレベルの電位のいずれかを固定的
に供給することにより、又はスイッチング手段で選択的
に供給可能とすることにより、或いはコネクタを介して
外部から供給することにより、又はコネクタを介してデ
ータ変更可能なレジスタより供給するようにしたので簡
単な回路構成によって、必要な属性情報だけを選択して
取出すことができる。
イレベルの電位とローレベルの電位のいずれかを固定的
に供給することにより、又はスイッチング手段で選択的
に供給可能とすることにより、或いはコネクタを介して
外部から供給することにより、又はコネクタを介してデ
ータ変更可能なレジスタより供給するようにしたので簡
単な回路構成によって、必要な属性情報だけを選択して
取出すことができる。
【図１】本発明に係る情報カードとしてのＩＣカードの
一実施例を示す回路ブロック図である。
一実施例を示す回路ブロック図である。
【図２】本発明の一実施例を示す回路ブロック図である
。
。
【図３】本発明の一実施例図１，図２及び本発明の他の
実施例図４，図５に共通なＲＯＭ３における属性情報デ
ータ群の格納状態を示す図である。
実施例図４，図５に共通なＲＯＭ３における属性情報デ
ータ群の格納状態を示す図である。
【図４】本発明の他の実施例を示す回路ブロック図であ
る。
る。
【図５】本発明の他の実施例を示す回路ブロック図であ
る。
る。
【図６】本発明の他の実施例を示す回路ブロック図であ
る。
る。
【図７】従来の情報カードとしてのＩＣカードの一例を
示す回路ブロック図である。
示す回路ブロック図である。
【符号の説明】
１ コネクタ
２，３ ＲＯＭ
４ モード制御回路
５ アドレス信号線
６ カードイネーブル信号線
７ モード設定信号
８ ＲＯＭ２のチップイネーブル線
９ ＲＯＭ３のチップイネーブル線
１０ データ信号線
１１ ＲＯＭ３のアドレス入力の最上位の入力１２ａ
，１２ｂ 抵抗 １３ スイッチング手段 １４ 入力信号 １５ 書き込み制御信号 １６ レジスタ １７ データ信号線１０に入力される信号ｍ 選択
信号 ｆ，ｇ 固定接点 ｎ 切換接点 ｈ 電源
，１２ｂ 抵抗 １３ スイッチング手段 １４ 入力信号 １５ 書き込み制御信号 １６ レジスタ １７ データ信号線１０に入力される信号ｍ 選択
信号 ｆ，ｇ 固定接点 ｎ 切換接点 ｈ 電源
Claims (2)
- 【請求項１】 制御情報が格納された第１メモリと、
メモリの種類，容量，アクセスタイム，データフォーマ
ット等の属性情報が格納された第２メモリと、上記第１
，第２メモリのいずれかを選択して読出し状態に設定す
る機能を少なくとも有するモード制御回路とを備えた情
報カードにおいて、上記属性情報を互いに関連性のある
データ群に分類し、かつ上記第２メモリのメモリ領域を
、上記分類されたデータ群の数と同数だけ区分し、この
区分された各区分領域に個別に上記データ群を記憶する
とともに、選択信号にもとづき上記区分領域のいずれか
を指定して当該区分領域を読出し状態に設定するように
したことを特徴とする情報カード。 - 【請求項２】 上記選択信号はハイレベルの電位とロ
ーレベルの電位のいずれかを固定的に供給することによ
り、又はスイッチング手段で選択的に供給可能とするこ
とにより、又はコネクタを介して外部から供給すること
により、又はコネクタを介してデータ変更可能なレジス
タより供給することを特徴とする情報カード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3160982A JPH04359394A (ja) | 1991-06-05 | 1991-06-05 | 情報カード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3160982A JPH04359394A (ja) | 1991-06-05 | 1991-06-05 | 情報カード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04359394A true JPH04359394A (ja) | 1992-12-11 |
Family
ID=15726324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3160982A Pending JPH04359394A (ja) | 1991-06-05 | 1991-06-05 | 情報カード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04359394A (ja) |
-
1991
- 1991-06-05 JP JP3160982A patent/JPH04359394A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020133651A1 (en) | PCI extended function interface and PCI device using the same | |
| US5025415A (en) | Memory card | |
| EP0501619A2 (en) | Dynamically configurable interface cards with variable memory size | |
| EP0483978A2 (en) | I.C. card | |
| JPH05217361A (ja) | メモリカード | |
| US5345314A (en) | Laser beam printing system utilizing a plurality of cartridges | |
| JPH04359394A (ja) | 情報カード | |
| JP2005234935A (ja) | 情報記憶装置 | |
| JPH0786787B2 (ja) | マイクロコンピュータ | |
| US6405293B1 (en) | Selectively accessible memory banks for operating in alternately reading or writing modes of operation | |
| JP3131918B2 (ja) | メモリ装置 | |
| US5889706A (en) | Apparatus for and method of terminal setting of integrated circuit | |
| KR100542339B1 (ko) | 메모리 확장장치 | |
| KR0147476B1 (ko) | 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법 | |
| JPH07296132A (ja) | Ｉｃメモリカード | |
| JPH0325544A (ja) | メモリ制御回路 | |
| JP2970711B2 (ja) | タイムスロット入れ替え回路方式 | |
| JPS62180598A (ja) | プログラマブルリ−ドオンリメモリ装置 | |
| JPH0782467B2 (ja) | 集積回路カートリッジ付き電子機器 | |
| JPH1011357A (ja) | データ書き込み装置 | |
| JPH0619710B2 (ja) | レジスタ制御方式 | |
| JPH04347786A (ja) | Ｉｃメモリ内蔵記憶媒体 | |
| JPH0480845A (ja) | 読み書き可能なｒｏｍ内蔵の集積回路装置 | |
| JPS6355647A (ja) | カ−トリツジ | |
| JPH0916539A (ja) | 共有メモリ使用方式 |