JPH04364046A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04364046A JPH04364046A JP16635591A JP16635591A JPH04364046A JP H04364046 A JPH04364046 A JP H04364046A JP 16635591 A JP16635591 A JP 16635591A JP 16635591 A JP16635591 A JP 16635591A JP H04364046 A JPH04364046 A JP H04364046A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor
- active layer
- ohmic
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000005669 field effect Effects 0.000 abstract description 3
- 230000003213 activating effect Effects 0.000 abstract 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関する。
具体的にいうと、本発明は、ＧａＡｓ等の半導体を用い
た電界効果型の半導体装置に関する。
た電界効果型の半導体装置に関する。
【０００２】
【従来の技術】図５に従来の標準的な電界効果型トラン
ジスタ（ＦＥＴ）５１の断面図を示す。低不純物の半導
体基板５２の表面には、エピタキシャル成長法等によっ
て高不純物の半導体活性層５３が形成されており、半導
体活性層５３の表面には、距離Ｌをあけてソース電極（
オーミック電極）５４及びドレイン電極（オーミック電
極）５５が設けられており、ソース電極５４及びドレイ
ン電極５５間には、ゲート長ｂのゲート電極（ショット
キー電極）５６が設けられている。
ジスタ（ＦＥＴ）５１の断面図を示す。低不純物の半導
体基板５２の表面には、エピタキシャル成長法等によっ
て高不純物の半導体活性層５３が形成されており、半導
体活性層５３の表面には、距離Ｌをあけてソース電極（
オーミック電極）５４及びドレイン電極（オーミック電
極）５５が設けられており、ソース電極５４及びドレイ
ン電極５５間には、ゲート長ｂのゲート電極（ショット
キー電極）５６が設けられている。
【０００３】このような構造のＦＥＴ５１にあっては、
より高い周波数で動作できるようにするためには、キャ
リア移動距離を小さくするためソース及びドレイン電極
間の距離Ｌを短くする必要があり、さらに、ソース及び
ゲート間距離ａとドレイン及びゲート間距離ｃを精密に
等しくする必要がある。
より高い周波数で動作できるようにするためには、キャ
リア移動距離を小さくするためソース及びドレイン電極
間の距離Ｌを短くする必要があり、さらに、ソース及び
ゲート間距離ａとドレイン及びゲート間距離ｃを精密に
等しくする必要がある。
【０００４】しかしながら、従来例にあっては、その構
造上中間にゲート電極５６が存在しているので、ソース
及びドレイン電極間の距離Ｌは５μｍ程度が限度であっ
た。また、ソース電極５４とドレイン電極５５とは同時
に形成されるので、ソース及びドレイン間距離Ｌは精密
にできるが、ゲート電極５６は別に形成されるため、ソ
ース及びゲート間距離ａとドレイン及びゲート間距離ｃ
の比を精密に得ることが困難であった。このため、従来
のような構造のＦＥＴにあっては、高周波用に対応させ
ることが困難であった。
造上中間にゲート電極５６が存在しているので、ソース
及びドレイン電極間の距離Ｌは５μｍ程度が限度であっ
た。また、ソース電極５４とドレイン電極５５とは同時
に形成されるので、ソース及びドレイン間距離Ｌは精密
にできるが、ゲート電極５６は別に形成されるため、ソ
ース及びゲート間距離ａとドレイン及びゲート間距離ｃ
の比を精密に得ることが困難であった。このため、従来
のような構造のＦＥＴにあっては、高周波用に対応させ
ることが困難であった。
【０００５】また、上記のような構造のＦＥＴ５１では
、図５に破線で示すように、高抵抗の半導体基板５２を
通ってソース電極５４とドレイン電極５５の間に漏れ電
流ｉＬが流れるため、良好な電流−電圧特性を得ること
ができなかった。
、図５に破線で示すように、高抵抗の半導体基板５２を
通ってソース電極５４とドレイン電極５５の間に漏れ電
流ｉＬが流れるため、良好な電流−電圧特性を得ること
ができなかった。
【０００６】さらに、ソース及びドレイン電極間の距離
Ｌを小さくすると、それに応じてゲート長ｂを短くする
必要があり、ゲート抵抗が大きくならざるを得なかった
。
Ｌを小さくすると、それに応じてゲート長ｂを短くする
必要があり、ゲート抵抗が大きくならざるを得なかった
。
【０００７】
【発明が解決しようとする課題】本発明は、叙上の従来
例の欠点に鑑みてなされたものであり、その目的とする
ところは、ソース及びドレイン電極間の距離を短く、か
つ精度良く形成することにより、より高い動作周波数を
得ることができ、かつ、ソース及びドレイン電極間の漏
れ電流をなくすことにより、良好な電流−電圧特性を得
ることができる半導体装置を提供することにある。
例の欠点に鑑みてなされたものであり、その目的とする
ところは、ソース及びドレイン電極間の距離を短く、か
つ精度良く形成することにより、より高い動作周波数を
得ることができ、かつ、ソース及びドレイン電極間の漏
れ電流をなくすことにより、良好な電流−電圧特性を得
ることができる半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板の上面にショットキー電極を設け、ショット
キー電極を覆うようにして半導体基板の上面に半導体活
性層を形成して前記ショットキー電極を半導体活性層に
ショットキー接触させ、半導体活性層の上層に２つのオ
ーミック電極を設け、各オーミック電極の少なくとも一
部を前記半導体活性層にオーミック接触させたことを特
徴としている。
半導体基板の上面にショットキー電極を設け、ショット
キー電極を覆うようにして半導体基板の上面に半導体活
性層を形成して前記ショットキー電極を半導体活性層に
ショットキー接触させ、半導体活性層の上層に２つのオ
ーミック電極を設け、各オーミック電極の少なくとも一
部を前記半導体活性層にオーミック接触させたことを特
徴としている。
【０００９】
【作用】本発明の半導体装置にあっては、半導体活性層
の下面に設けられたショットキー電極から半導体活性層
内へ広がる空乏層の広がりにより、半導体活性層の上層
に形成された２つのオーミック電極間に流れるソース−
ドレイン間電流を制御することができる。
の下面に設けられたショットキー電極から半導体活性層
内へ広がる空乏層の広がりにより、半導体活性層の上層
に形成された２つのオーミック電極間に流れるソース−
ドレイン間電流を制御することができる。
【００１０】このような構造の半導体装置にあっては、
２つのオーミック電極間にショットキー電極が存在して
いないので、オーミック電極間の距離を容易に小さくす
ることができる。また、オーミック電極間の距離によっ
てショットキー電極（ゲート電極）のゲート長が制約さ
れないので、ショットキー電極の幅を大きくしてゲート
抵抗を小さくすることもできる。
２つのオーミック電極間にショットキー電極が存在して
いないので、オーミック電極間の距離を容易に小さくす
ることができる。また、オーミック電極間の距離によっ
てショットキー電極（ゲート電極）のゲート長が制約さ
れないので、ショットキー電極の幅を大きくしてゲート
抵抗を小さくすることもできる。
【００１１】さらに、半導体活性層と半導体基板との間
にショットキー電極が設けられており、空乏層が半導体
基板側から半導体活性層へ広がるので、カットオフ時に
半導体基板を通ってソース−ドレイン間に漏れ電流が流
れることがなく、良好な電流−電圧特性を得ることがで
きる。
にショットキー電極が設けられており、空乏層が半導体
基板側から半導体活性層へ広がるので、カットオフ時に
半導体基板を通ってソース−ドレイン間に漏れ電流が流
れることがなく、良好な電流−電圧特性を得ることがで
きる。
【００１２】
【実施例】図２（ａ）（ｂ）（ｃ）は本発明の一実施例
による半導体装置の製造方法を示す断面図である。図２
に示された製造順序に従って説明すると、１はＧａＡｓ
等の化合物半導体からなる半絶縁性基板（ウエハ）であ
って、図２（ａ）に示すように、半絶縁性基板１の上面
にゲート電極となるショットキー電極２を設ける。つい
で、ショットキー電極２の上面及びその周囲を含む領域
において、エピタキシャル成長法等によって半絶縁性基
板１の上面に半導体結晶を成長させ、半導体活性層３を
形成する。こうして、図２（ｂ）に示すように、ショッ
トキー電極２を覆うように半導体活性層３を形成し、シ
ョットキー電極２を半導体活性層３の下面にショットキ
ー接触させる。この後、図２（ｃ）に示すように、半導
体活性層３の上にソース電極及びドレイン電極となる２
つのオーミック電極４，５を設け、各オーミック電極４
，５を半導体活性層３にオーミック接触させる。２つの
オーミック電極４，５は、両電極４，５間の間隙部分を
ショットキー電極２のすぐ近傍に配置されていればよい
が、図２（ｃ）のように一方のオーミック電極５をショ
ットキー電極２の真上に位置させるのが特性上好ましい
。また、オーミック電極４，５は、別々に作成しても差
し支えないが、同時に作成すれば寸法精度が良好となり
、特性が安定する。
による半導体装置の製造方法を示す断面図である。図２
に示された製造順序に従って説明すると、１はＧａＡｓ
等の化合物半導体からなる半絶縁性基板（ウエハ）であ
って、図２（ａ）に示すように、半絶縁性基板１の上面
にゲート電極となるショットキー電極２を設ける。つい
で、ショットキー電極２の上面及びその周囲を含む領域
において、エピタキシャル成長法等によって半絶縁性基
板１の上面に半導体結晶を成長させ、半導体活性層３を
形成する。こうして、図２（ｂ）に示すように、ショッ
トキー電極２を覆うように半導体活性層３を形成し、シ
ョットキー電極２を半導体活性層３の下面にショットキ
ー接触させる。この後、図２（ｃ）に示すように、半導
体活性層３の上にソース電極及びドレイン電極となる２
つのオーミック電極４，５を設け、各オーミック電極４
，５を半導体活性層３にオーミック接触させる。２つの
オーミック電極４，５は、両電極４，５間の間隙部分を
ショットキー電極２のすぐ近傍に配置されていればよい
が、図２（ｃ）のように一方のオーミック電極５をショ
ットキー電極２の真上に位置させるのが特性上好ましい
。また、オーミック電極４，５は、別々に作成しても差
し支えないが、同時に作成すれば寸法精度が良好となり
、特性が安定する。
【００１３】しかして、半導体活性層３内では、ショッ
トキー電極２から空乏層３ａが広がっている。ソース−
ドレイン間電流ｉは、半導体活性層３を通って一方のオ
ーミック電極５と他方のオーミック電極４との間に流れ
、ショットキー電極２に印加するバイアス電圧によって
空乏層３ａの広がりを増減させることにより、ソース−
ドレイン間電流ｉの電流量を制御することができる。 特に、図１に示すように、半導体活性層３の厚み全体に
わたって空乏層３ａが広がった状態では、ソース−ドレ
イン間電流ｉは完全に遮断される。
トキー電極２から空乏層３ａが広がっている。ソース−
ドレイン間電流ｉは、半導体活性層３を通って一方のオ
ーミック電極５と他方のオーミック電極４との間に流れ
、ショットキー電極２に印加するバイアス電圧によって
空乏層３ａの広がりを増減させることにより、ソース−
ドレイン間電流ｉの電流量を制御することができる。 特に、図１に示すように、半導体活性層３の厚み全体に
わたって空乏層３ａが広がった状態では、ソース−ドレ
イン間電流ｉは完全に遮断される。
【００１４】上記のように、ソース−ドレイン間電流ｉ
は、半導体活性層３の下面側にショットキー電極２があ
るため半絶縁性基板１を流れることがないので、電流の
カットオフ時の漏れ電流を完全になくすことができ、良
好な電流−電圧特性を得ることができる。また、両オー
ミック電極４，５間にショットキー電極２が配置されて
いないので、両オーミック電極４，５間の距離（ソース
−ドレイン間距離）Ｈを小さくできる。具体的には、従
来のＦＥＴでソース−ドレイン間距離Ｌが５μｍ程度で
あったのに対し、本実施例の構造によれば、両オーミッ
ク電極４，５間の距離Ｈをフォトリソグラフィによって
容易に作製できる０．５μｍ程度にすることができる。 また、フォトリソグラフィ技術の精度が向上すれば、さ
らにオーミック電極間の距離を小さくできる。この結果
、両オーミック電極４，５間の電流経路（キャリア移動
距離）を十分小さくすることができ、良好な高周波動作
特性を得ることができる。
は、半導体活性層３の下面側にショットキー電極２があ
るため半絶縁性基板１を流れることがないので、電流の
カットオフ時の漏れ電流を完全になくすことができ、良
好な電流−電圧特性を得ることができる。また、両オー
ミック電極４，５間にショットキー電極２が配置されて
いないので、両オーミック電極４，５間の距離（ソース
−ドレイン間距離）Ｈを小さくできる。具体的には、従
来のＦＥＴでソース−ドレイン間距離Ｌが５μｍ程度で
あったのに対し、本実施例の構造によれば、両オーミッ
ク電極４，５間の距離Ｈをフォトリソグラフィによって
容易に作製できる０．５μｍ程度にすることができる。 また、フォトリソグラフィ技術の精度が向上すれば、さ
らにオーミック電極間の距離を小さくできる。この結果
、両オーミック電極４，５間の電流経路（キャリア移動
距離）を十分小さくすることができ、良好な高周波動作
特性を得ることができる。
【００１５】図３は本発明の別な実施例を示す断面図で
ある。この実施例においては、ショトキー電極２の上に
半導体活性層３を形成した後、半導体活性層３の上に直
接オーミック電極を設けることなく、半導体活性層３の
上面を絶縁性保護膜６によって覆っている。さらに、シ
ョットキー電極２の近傍にて絶縁性保護膜６の一部を除
去して半導体活性層３を部分的に露出させた後、絶縁性
保護膜６の上にオーミック電極４，５を形成すると共に
オーミック電極４，５の一部を半導体活性層３にオーミ
ック接触させてある。この実施例によれば、絶縁性保護
膜６によりショットキー電極２の耐圧を向上させること
ができる。
ある。この実施例においては、ショトキー電極２の上に
半導体活性層３を形成した後、半導体活性層３の上に直
接オーミック電極を設けることなく、半導体活性層３の
上面を絶縁性保護膜６によって覆っている。さらに、シ
ョットキー電極２の近傍にて絶縁性保護膜６の一部を除
去して半導体活性層３を部分的に露出させた後、絶縁性
保護膜６の上にオーミック電極４，５を形成すると共に
オーミック電極４，５の一部を半導体活性層３にオーミ
ック接触させてある。この実施例によれば、絶縁性保護
膜６によりショットキー電極２の耐圧を向上させること
ができる。
【００１６】図４は本発明のさらに別な実施例を示す断
面図である。ショットキー電極２は、図１の実施例のよ
うに全体を半導体活性層３によって覆われている必要は
なく、この実施例のように一部だけを半導体活性層３に
よって覆われていてもよい。
面図である。ショットキー電極２は、図１の実施例のよ
うに全体を半導体活性層３によって覆われている必要は
なく、この実施例のように一部だけを半導体活性層３に
よって覆われていてもよい。
【００１７】
【発明の効果】本発明のような構造によれば、２つのオ
ーミック電極間にショットキー電極が存在していないの
で、オーミック電極間の距離を容易に小さくすることが
できる。また、オーミック電極間の距離によってショッ
トキー電極（ゲート電極）のゲート長が制約されないの
で、ショットキー電極の幅を大きくしてゲート抵抗を小
さくできる。
ーミック電極間にショットキー電極が存在していないの
で、オーミック電極間の距離を容易に小さくすることが
できる。また、オーミック電極間の距離によってショッ
トキー電極（ゲート電極）のゲート長が制約されないの
で、ショットキー電極の幅を大きくしてゲート抵抗を小
さくできる。
【００１８】また、半導体活性層と半導体基板との間に
ショットキー電極が設けられており、空乏層が半導体基
板側から半導体活性層へ広がるので、カットオフ時に半
導体基板を通ってソース−ドレイン間に漏れ電流が流れ
ることがなく、良好な電流−電圧特性を得ることができ
る。
ショットキー電極が設けられており、空乏層が半導体基
板側から半導体活性層へ広がるので、カットオフ時に半
導体基板を通ってソース−ドレイン間に漏れ電流が流れ
ることがなく、良好な電流−電圧特性を得ることができ
る。
【図１】本発明の一実施例の半導体装置とその動作を示
す断面図である。
す断面図である。
【図２】（ａ）（ｂ）（ｃ）は同上の実施例の製造方法
を示す断面図である。
を示す断面図である。
【図３】本発明の別な実施例を示す断面図である。
【図４】本発明のさらに別な実施例を示す断面図である
。
。
【図５】従来例の断面図である。
１ 半絶縁性基板
２ ショットキー電極
３ 半導体活性層
４，５ オーミック電極
Claims (1)
- 【請求項１】 半導体基板の上面にショットキー電極
を設け、ショットキー電極を覆うようにして半導体基板
の上面に半導体活性層を形成して前記ショットキー電極
を半導体活性層にショットキー接触させ、半導体活性層
の上層に２つのオーミック電極を設け、各オーミック電
極の少なくとも一部を前記半導体活性層にオーミック接
触させたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16635591A JPH04364046A (ja) | 1991-06-10 | 1991-06-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16635591A JPH04364046A (ja) | 1991-06-10 | 1991-06-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04364046A true JPH04364046A (ja) | 1992-12-16 |
Family
ID=15829852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16635591A Pending JPH04364046A (ja) | 1991-06-10 | 1991-06-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04364046A (ja) |
-
1991
- 1991-06-10 JP JP16635591A patent/JPH04364046A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697201A (en) | Power MOS FET with decreased resistance in the conducting state | |
| JPH01198076A (ja) | 半導体装置 | |
| JPH0230588B2 (ja) | ||
| US5397907A (en) | Field effect transistor and fabricating method thereof | |
| JPS6076173A (ja) | 対向ゲート‐ソーストランジスタおよびその製造方法 | |
| JPS5963767A (ja) | 半導体装置 | |
| JPH04364046A (ja) | 半導体装置 | |
| US4951099A (en) | Opposed gate-source transistor | |
| JPS6122873B2 (ja) | ||
| JPS6279673A (ja) | 電界効果トランジスタ | |
| JPH04247627A (ja) | 半導体装置 | |
| JP3443034B2 (ja) | 電界効果トランジスタ | |
| JP2507030B2 (ja) | 電界効果トランジスタ | |
| JPH0513457A (ja) | 半導体装置 | |
| JPH01223771A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61222177A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPH04296056A (ja) | 電界効果トランジスタ | |
| JPH0436458B2 (ja) | ||
| JPH04206839A (ja) | 半導体装置及びその製造方法 | |
| JPH01144684A (ja) | ショットキー障壁接合ゲート型電界効果トランジスタの製造方法 | |
| JPS61222176A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPS6255303B2 (ja) | ||
| JPS5910591B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH06168957A (ja) | 金属・半導体電界効果トランジスタ | |
| JPH04155840A (ja) | 半導体装置 |