JPH0513457A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0513457A JPH0513457A JP3185428A JP18542891A JPH0513457A JP H0513457 A JPH0513457 A JP H0513457A JP 3185428 A JP3185428 A JP 3185428A JP 18542891 A JP18542891 A JP 18542891A JP H0513457 A JPH0513457 A JP H0513457A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor layer
- low resistance
- ohmic
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 ソース及びドレイン電極間距離を短くして高
周波特性を向上させる。ショットキー電極のゲート長に
対する制限を緩和する。また、漏れ電流を完全に無くす
る。 【構成】 絶縁性の半導体基板１の上にオーミック電極
３及びショットキー電極４を設け、両電極３，４の上に
低抵抗性半導体層５を形成し、ショットキー電極４のほ
ぼ垂直上方に第２のオーミック電極６を設ける。低抵抗
性半導体層５内では、両オーミック電極３，６間に電流
が流れる。この電流は低抵抗性半導体層５内の空乏層７
によって制御され、空乏層７の広がりはショットキー電
極４のバイアス電圧によって調整できる。
周波特性を向上させる。ショットキー電極のゲート長に
対する制限を緩和する。また、漏れ電流を完全に無くす
る。 【構成】 絶縁性の半導体基板１の上にオーミック電極
３及びショットキー電極４を設け、両電極３，４の上に
低抵抗性半導体層５を形成し、ショットキー電極４のほ
ぼ垂直上方に第２のオーミック電極６を設ける。低抵抗
性半導体層５内では、両オーミック電極３，６間に電流
が流れる。この電流は低抵抗性半導体層５内の空乏層７
によって制御され、空乏層７の広がりはショットキー電
極４のバイアス電圧によって調整できる。
Description
【０００１】
【産業上の利用分野】本発明は、ＧａＡｓやＳｉ等の半
導体を用いた電界効果型の半導体装置に関する。
導体を用いた電界効果型の半導体装置に関する。
【０００２】
【従来の技術】図５に従来の標準的な電界効果型トラン
ジスタ（ＦＥＴ）５１の断面図を示す。低不純物の半導
体基板５２の表面には、エピタキシャル成長法等によっ
て高不純物の半導体活性層５３が形成されており、半導
体活性層５３の表面には、距離Ｌをあけてソース電極
（オーミック電極）５４及びドレイン電極（オーミック
電極）５５が設けられており、ソース電極５４及びドレ
イン電極５５間には、ゲート長ｂのゲート電極（ショッ
トキー電極）５６が設けられている。
ジスタ（ＦＥＴ）５１の断面図を示す。低不純物の半導
体基板５２の表面には、エピタキシャル成長法等によっ
て高不純物の半導体活性層５３が形成されており、半導
体活性層５３の表面には、距離Ｌをあけてソース電極
（オーミック電極）５４及びドレイン電極（オーミック
電極）５５が設けられており、ソース電極５４及びドレ
イン電極５５間には、ゲート長ｂのゲート電極（ショッ
トキー電極）５６が設けられている。
【０００３】このような構造のＦＥＴ５１にあっては、
より高い周波数で動作できるようにするためには、電子
移動距離を小さくするためソース及びドレイン電極間の
距離Ｌを短くする必要があり、さらに、ソース及びゲー
ト間距離ａとドレイン及びゲート間距離ｃを各ＦＥＴに
おいて精密に等しくする必要がある。
より高い周波数で動作できるようにするためには、電子
移動距離を小さくするためソース及びドレイン電極間の
距離Ｌを短くする必要があり、さらに、ソース及びゲー
ト間距離ａとドレイン及びゲート間距離ｃを各ＦＥＴに
おいて精密に等しくする必要がある。
【０００４】しかしながら、従来例にあっては、その構
造上中間にゲート電極５６が存在しているので、ソース
及びドレイン電極間の距離Ｌは５μｍ程度が限度であっ
た。また、ソース電極５４とドレイン電極５５とは同時
に形成されるので、ソース及びドレイン間距離Ｌは精密
にできるが、ゲート電極５６は別に形成されるため、ソ
ース及びゲート間距離ａとドレイン及びゲート間距離ｃ
の比を精密に得ることが困難であった。このため、従来
のような構造のＦＥＴにあっては、高周波用に対応させ
ることが困難であった。
造上中間にゲート電極５６が存在しているので、ソース
及びドレイン電極間の距離Ｌは５μｍ程度が限度であっ
た。また、ソース電極５４とドレイン電極５５とは同時
に形成されるので、ソース及びドレイン間距離Ｌは精密
にできるが、ゲート電極５６は別に形成されるため、ソ
ース及びゲート間距離ａとドレイン及びゲート間距離ｃ
の比を精密に得ることが困難であった。このため、従来
のような構造のＦＥＴにあっては、高周波用に対応させ
ることが困難であった。
【０００５】また、上記のような構造のＦＥＴ５１で
は、図７に破線で示すように、高抵抗の半導体基板５２
を通ってソース電極５４とドレイン電極５５の間に漏れ
電流ｉLが流れるため、良好な電流−電圧特性を得るこ
とができなかった。
は、図７に破線で示すように、高抵抗の半導体基板５２
を通ってソース電極５４とドレイン電極５５の間に漏れ
電流ｉLが流れるため、良好な電流−電圧特性を得るこ
とができなかった。
【０００６】さらに、ソース及びドレイン電極間の距離
Ｌを小さくすると、それに応じてゲート長ｂを短くする
必要があり、ゲート抵抗が大きくならざるを得なかっ
た。
Ｌを小さくすると、それに応じてゲート長ｂを短くする
必要があり、ゲート抵抗が大きくならざるを得なかっ
た。
【０００７】
【発明が解決しようとする課題】本発明は、叙上の従来
例の欠点に鑑みてなされたものであり、その目的とする
ところは、ソース及びドレイン電極間の距離を短く、か
つ精度良く形成することにより、より高い動作周波数を
得ることができ、かつ、ソース及びドレイン電極間の漏
れ電流をなくすことにより、良好な電流−電圧特性を得
ることができる半導体装置を提供することにある。
例の欠点に鑑みてなされたものであり、その目的とする
ところは、ソース及びドレイン電極間の距離を短く、か
つ精度良く形成することにより、より高い動作周波数を
得ることができ、かつ、ソース及びドレイン電極間の漏
れ電流をなくすことにより、良好な電流−電圧特性を得
ることができる半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
絶縁性半導体基板の表面に第１のオーミック電極とショ
ットキー電極を接近させて設け、当該両電極の少なくと
も各一部を含むようにして絶縁性半導体基板の上に低抵
抗性半導体層を形成し、前記ショットキー電極のほぼ垂
直上方に位置するように第２のオーミック電極を低抵抗
性半導体層の上に設けたことを特徴としている。
絶縁性半導体基板の表面に第１のオーミック電極とショ
ットキー電極を接近させて設け、当該両電極の少なくと
も各一部を含むようにして絶縁性半導体基板の上に低抵
抗性半導体層を形成し、前記ショットキー電極のほぼ垂
直上方に位置するように第２のオーミック電極を低抵抗
性半導体層の上に設けたことを特徴としている。
【０００９】
【作用】本発明の半導体装置にあっては、ショットキー
電極とのショットキー接触により低抵抗性半導体層内に
広がる空乏層の広がりにより、低抵抗性半導体層の上に
設けられたオーミック電極と低抵抗性半導体層の下に設
けられたオーミック電極との間に流れるソース・ドレイ
ン間電流を制御することができる。
電極とのショットキー接触により低抵抗性半導体層内に
広がる空乏層の広がりにより、低抵抗性半導体層の上に
設けられたオーミック電極と低抵抗性半導体層の下に設
けられたオーミック電極との間に流れるソース・ドレイ
ン間電流を制御することができる。
【００１０】このような構造の半導体装置にあっては、
２つのオーミック電極間にショットキー電極が存在して
おらず、しかも低抵抗性半導体層の厚みを薄くすること
によって容易にオーミック電極間の距離を短くすること
ができる。また、低抵抗性半導体層の厚みを制御するこ
とにより、オーミック電極間の距離を精度良く制御する
こともできる。さらに、オーミック電極間の距離によっ
てショットキー電極（ゲート電極）のゲート長が制約を
受けないので、ショットキー電極の幅を大きくしてゲー
ト抵抗を小さくすることもできる。この結果、より高い
周波数で動作する高周波用の半導体装置を製作すること
ができる。
２つのオーミック電極間にショットキー電極が存在して
おらず、しかも低抵抗性半導体層の厚みを薄くすること
によって容易にオーミック電極間の距離を短くすること
ができる。また、低抵抗性半導体層の厚みを制御するこ
とにより、オーミック電極間の距離を精度良く制御する
こともできる。さらに、オーミック電極間の距離によっ
てショットキー電極（ゲート電極）のゲート長が制約を
受けないので、ショットキー電極の幅を大きくしてゲー
ト抵抗を小さくすることもできる。この結果、より高い
周波数で動作する高周波用の半導体装置を製作すること
ができる。
【００１１】また、ソース−ドレイン間電流は、低抵抗
性半導体層の上に設けられたオーミック電極と低抵抗性
半導体層の下に設けられたオーミック電極との間に流れ
るので、半導体基板を迂回することがなく、漏れ電流を
完全になくすことができ、良好な電流−電圧特性を得る
ことができる。
性半導体層の上に設けられたオーミック電極と低抵抗性
半導体層の下に設けられたオーミック電極との間に流れ
るので、半導体基板を迂回することがなく、漏れ電流を
完全になくすことができ、良好な電流−電圧特性を得る
ことができる。
【００１２】
【実施例】以下、本発明の一実施例による半導体装置を
図１〜３に示す製造順序に沿って説明する。１はＳｉや
ＧａＡｓ等の半導体からなる高絶縁性もしくは半絶縁性
の半導体基板であって、この半導体基板１の表面層に高
不純物密度の不純物層２を形成する。ついで、図１に示
すように、この不純物層２の表面に、フォトリソグラフ
ィ技術で可能なだけ接近させてオーミック電極３とショ
ットキー電極４を設ける。
図１〜３に示す製造順序に沿って説明する。１はＳｉや
ＧａＡｓ等の半導体からなる高絶縁性もしくは半絶縁性
の半導体基板であって、この半導体基板１の表面層に高
不純物密度の不純物層２を形成する。ついで、図１に示
すように、この不純物層２の表面に、フォトリソグラフ
ィ技術で可能なだけ接近させてオーミック電極３とショ
ットキー電極４を設ける。
【００１３】さらに、図２に示すように、オーミック電
極３及びショットキー電極４の一部を覆うようにして、
両電極３，４間に低抵抗性半導体層５を形成する。この
低抵抗性半導体層５は、ＣＶＤ法等により半導体結晶を
成長させることにより形成される。
極３及びショットキー電極４の一部を覆うようにして、
両電極３，４間に低抵抗性半導体層５を形成する。この
低抵抗性半導体層５は、ＣＶＤ法等により半導体結晶を
成長させることにより形成される。
【００１４】ついで、図３に示すように、低抵抗性半導
体層５の上面に、ショットキー電極４のほぼ垂直上方に
位置させるようにして、第２のオーミック電極６を設け
る。
体層５の上面に、ショットキー電極４のほぼ垂直上方に
位置させるようにして、第２のオーミック電極６を設け
る。
【００１５】しかして、上記のようにして製造された半
導体装置においては、低抵抗半導体層５の中で、ショッ
トキー電極４から空乏層７が広がっている。ソース・ド
レイン間電流は、上下のオーミック電極３，６間に電圧
を印加したとき、低抵抗性半導体層５を通って上面のオ
ーミック電極６と下面のオーミック電極３との間に流
れ、ショットキー電極４に印加するバイアス電圧で空乏
層７の広がりを制御することにより、ソース・ドレイン
間電流の電流量を制御することができる。特に、上のオ
ーミック電極６の全体に空乏層７が広がった状態では、
ソース・ドレイン間電流は完全に遮断される。したがっ
て、この半導体装置は、電界効果型トランジスタとして
の機能を有している。
導体装置においては、低抵抗半導体層５の中で、ショッ
トキー電極４から空乏層７が広がっている。ソース・ド
レイン間電流は、上下のオーミック電極３，６間に電圧
を印加したとき、低抵抗性半導体層５を通って上面のオ
ーミック電極６と下面のオーミック電極３との間に流
れ、ショットキー電極４に印加するバイアス電圧で空乏
層７の広がりを制御することにより、ソース・ドレイン
間電流の電流量を制御することができる。特に、上のオ
ーミック電極６の全体に空乏層７が広がった状態では、
ソース・ドレイン間電流は完全に遮断される。したがっ
て、この半導体装置は、電界効果型トランジスタとして
の機能を有している。
【００１６】上記のように、ソース・ドレイン間電流は
低抵抗性半導体層５を流れ、その構造上半導体基板１を
流れることがないので、漏れ電流を完全になくすことが
でき、良好な電流−電圧特性を得ることができる。ま
た、結晶成長による低抵抗性半導体層５の厚みを薄くす
ることにより、従来の電界効果型トランジスタ等で得る
ことができなかった極めて短いソース・ドレイン間距離
を達成することができ、良好な高周波動作特性を得るこ
とができる。また、ゲート長もソース・ドレイン間距離
によって制限を受けないので、ゲート長の制限をなくす
ことができ、ゲート長を大きくすることができる。
低抵抗性半導体層５を流れ、その構造上半導体基板１を
流れることがないので、漏れ電流を完全になくすことが
でき、良好な電流−電圧特性を得ることができる。ま
た、結晶成長による低抵抗性半導体層５の厚みを薄くす
ることにより、従来の電界効果型トランジスタ等で得る
ことができなかった極めて短いソース・ドレイン間距離
を達成することができ、良好な高周波動作特性を得るこ
とができる。また、ゲート長もソース・ドレイン間距離
によって制限を受けないので、ゲート長の制限をなくす
ことができ、ゲート長を大きくすることができる。
【００１７】図４に示すものは本発明の別な実施例であ
って、半導体基板１の上のオーミック電極３及びショッ
トキー電極４の全体を覆うようにして低抵抗性半導体層
５を形成したものである。このような構造の半導体装置
においても、第１の実施例と同様な効果を達成できる。
って、半導体基板１の上のオーミック電極３及びショッ
トキー電極４の全体を覆うようにして低抵抗性半導体層
５を形成したものである。このような構造の半導体装置
においても、第１の実施例と同様な効果を達成できる。
【００１８】
【発明の効果】本発明の半導体装置によれば、厚みの薄
い低抵抗性半導体層を形成し、この上下にそれぞれオー
ミック電極を形成することにより、両オーミック電極間
の距離を小さくすることができ、より高い周波数で動作
する高周波用の半導体装置を製作することができる。し
かも、両オーミック電極間の距離に制約されることなく
ショットキー電極のゲート幅を大きくすることができる
ので、ゲート抵抗を小さくすることができる。
い低抵抗性半導体層を形成し、この上下にそれぞれオー
ミック電極を形成することにより、両オーミック電極間
の距離を小さくすることができ、より高い周波数で動作
する高周波用の半導体装置を製作することができる。し
かも、両オーミック電極間の距離に制約されることなく
ショットキー電極のゲート幅を大きくすることができる
ので、ゲート抵抗を小さくすることができる。
【００１９】さらに、半導体基板を回って流れる漏れ電
流を完全になくすことができ、良好な電流−電圧特性を
得ることができる。
流を完全になくすことができ、良好な電流−電圧特性を
得ることができる。
【図１】図１ないし図３は、本発明の一実施例による半
導体装置の製造方法を示す断面図である。
導体装置の製造方法を示す断面図である。
【図２】図１の分図である。
【図３】図１の分図である。
【図４】本発明の別な実施例による半導体装置の断面図
である。
である。
【図５】従来例の断面図である。
１ 半導体基板 ３ オーミック電極 ４ ショットキー電極 ５ 低抵抗性半導体層 ６ オーミック電極
Claims (1)
- 【特許請求の範囲】 【請求項１】 絶縁性半導体基板の表面に第１のオーミ
ック電極とショットキー電極を接近させて設け、当該両
電極の少なくとも各一部を含むようにして絶縁性半導体
基板の上に低抵抗性半導体層を形成し、前記ショットキ
ー電極のほぼ垂直上方に位置するように第２のオーミッ
ク電極を低抵抗性半導体層の上に設けたことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3185428A JPH0513457A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3185428A JPH0513457A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513457A true JPH0513457A (ja) | 1993-01-22 |
Family
ID=16170616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3185428A Pending JPH0513457A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513457A (ja) |
-
1991
- 1991-06-28 JP JP3185428A patent/JPH0513457A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908325A (en) | Method of making heterojunction transistors with wide band-gap stop etch layer | |
| US4249190A (en) | Floating gate vertical FET | |
| JPH02188967A (ja) | 半導体装置 | |
| US6507051B1 (en) | Semiconductor integrated circuit device | |
| US5397907A (en) | Field effect transistor and fabricating method thereof | |
| US5877047A (en) | Lateral gate, vertical drift region transistor | |
| JPH0513457A (ja) | 半導体装置 | |
| US5389807A (en) | Field effect transistor | |
| JPH05275453A (ja) | 接合ｆｅｔ及びその製造方法 | |
| JPS60257577A (ja) | 接合型電界効果トランジスタ | |
| JPS58148464A (ja) | Ｍｅｓ型電界効果トランジスタ | |
| KR930009811B1 (ko) | 금속-반도체 전계효과 트랜지스터 및 그 제조방법 | |
| JPH0715018A (ja) | 電界効果トランジスタ | |
| JPH04343440A (ja) | 半導体装置 | |
| JP3256643B2 (ja) | 半導体装置 | |
| JP2507030B2 (ja) | 電界効果トランジスタ | |
| JPH04247627A (ja) | 半導体装置 | |
| JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
| JPH04364046A (ja) | 半導体装置 | |
| JPH07183492A (ja) | ２次元電子ガス電界効果トランジスタ | |
| JP3002291B2 (ja) | 半導体装置 | |
| KR100220870B1 (ko) | 화합물 반도체 장치의 제조 방법 | |
| JP3410909B2 (ja) | 半導体装置 | |
| JPS5910591B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH04206839A (ja) | 半導体装置及びその製造方法 |