JPH0441618Y2 - - Google Patents
Info
- Publication number
- JPH0441618Y2 JPH0441618Y2 JP1984053979U JP5397984U JPH0441618Y2 JP H0441618 Y2 JPH0441618 Y2 JP H0441618Y2 JP 1984053979 U JP1984053979 U JP 1984053979U JP 5397984 U JP5397984 U JP 5397984U JP H0441618 Y2 JPH0441618 Y2 JP H0441618Y2
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- operational amplifier
- input terminal
- signal
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔技術分野〕
本考案は、出力電圧の大きさに応じて演算増幅
器の帰還量を切り換えるように構成された帰還増
幅回路に関するものである。
器の帰還量を切り換えるように構成された帰還増
幅回路に関するものである。
帰還増幅回路の一種に、出力電圧の大きさに応
じて演算増幅器の帰還量を切り換えるように構成
されたものがある。
じて演算増幅器の帰還量を切り換えるように構成
されたものがある。
第1図は、従来のこのような帰還増幅回路の一
例を示す回路図である。第1図において、1は信
号入力端子であり、演算増幅器2の非反転入力端
子に接続されている。3は演算増幅器2の帰還量
を切り換える帰還切換回路であり、演算増幅器2
の出力端子と反転入力端子との間に接続されてい
る。4,5は演算増幅器2の出力電圧の大きさと
基準電源6の出力電圧により設定される上限設定
値および下限設定値の少なくともいずれかを比較
するコンパレータ、7はコンパレータ4,5の検
出信号に基づいて帰還切換回路3における帰還量
の切り換えを制御する制御回路、8は信号出力端
子である。
例を示す回路図である。第1図において、1は信
号入力端子であり、演算増幅器2の非反転入力端
子に接続されている。3は演算増幅器2の帰還量
を切り換える帰還切換回路であり、演算増幅器2
の出力端子と反転入力端子との間に接続されてい
る。4,5は演算増幅器2の出力電圧の大きさと
基準電源6の出力電圧により設定される上限設定
値および下限設定値の少なくともいずれかを比較
するコンパレータ、7はコンパレータ4,5の検
出信号に基づいて帰還切換回路3における帰還量
の切り換えを制御する制御回路、8は信号出力端
子である。
このような構成において、例えばコンパレータ
4,5が演算増幅器2の出力電圧の大きさと上限
設定値とを比較するものとすると、演算増幅器2
はオーバーレンジした状態で帰還量が切り換えら
れることになる。
4,5が演算増幅器2の出力電圧の大きさと上限
設定値とを比較するものとすると、演算増幅器2
はオーバーレンジした状態で帰還量が切り換えら
れることになる。
ところで、一般に、演算増幅器は、入力電圧範
囲や周波数などがその演算増幅器の能力内で正常
動作するように用いられる。これに対し、能力以
上の動作を必要とする入力信号が加えられた場合
には、その演算増幅器に接続される周辺回路から
期待される動作をすることができず、出力信号の
飽和などの異常状態になる。特に、高速に変化す
る入力信号が加えられた場合には、スリユーレー
トとして規定された異常応答部分を持つ。そし
て、さらに、高精度の演算増幅器では、安定状態
になるまでに、微妙な不安定状態を持続する異常
状態部分を持つことが多い。
囲や周波数などがその演算増幅器の能力内で正常
動作するように用いられる。これに対し、能力以
上の動作を必要とする入力信号が加えられた場合
には、その演算増幅器に接続される周辺回路から
期待される動作をすることができず、出力信号の
飽和などの異常状態になる。特に、高速に変化す
る入力信号が加えられた場合には、スリユーレー
トとして規定された異常応答部分を持つ。そし
て、さらに、高精度の演算増幅器では、安定状態
になるまでに、微妙な不安定状態を持続する異常
状態部分を持つことが多い。
そこで、これらの不具合を改善するために、例
えば演算増幅器の入力系統に一次遅れ要素を設け
て入力信号の変化速度を制限することが行われて
いる。
えば演算増幅器の入力系統に一次遅れ要素を設け
て入力信号の変化速度を制限することが行われて
いる。
しかし、第1図のような回路の帰還系統に一次
遅れ要素を設けて帰還信号の変化速度を制限する
と不安定動作をすることになり、好ましくない。
遅れ要素を設けて帰還信号の変化速度を制限する
と不安定動作をすることになり、好ましくない。
この結果、第1図のような構成によれば、演算
増幅器2の反転入力端子には帰還量の切り換えに
伴つて高速に変化する信号が加えられて演算増幅
器2は異常飽和状態になり、安定状態に復帰する
までに要する時間が通常の飽和状態からの復帰よ
りもかかるという欠点がある。
増幅器2の反転入力端子には帰還量の切り換えに
伴つて高速に変化する信号が加えられて演算増幅
器2は異常飽和状態になり、安定状態に復帰する
までに要する時間が通常の飽和状態からの復帰よ
りもかかるという欠点がある。
本考案は、このような点に着目したものであつ
て、その目的は、演算増幅器の帰還量を切り換え
るのにあたつて、帰還量の切り換えに伴つて反転
入力端子に高速に変化する信号が加えられること
をなくし、安定状態に復帰するまでに要する時間
を短縮できる帰還増幅回路を実現することにあ
る。
て、その目的は、演算増幅器の帰還量を切り換え
るのにあたつて、帰還量の切り換えに伴つて反転
入力端子に高速に変化する信号が加えられること
をなくし、安定状態に復帰するまでに要する時間
を短縮できる帰還増幅回路を実現することにあ
る。
このような目的を達成する本考案は、出力電圧
の大きさに応じて演算増幅器の帰還量を切り換え
るように構成された帰還増幅回路において、演算
増幅器の出力電圧の大きさと設定値を比較するコ
ンパレータと、演算増幅器の非反転入力端子を信
号入力端子または共通電位点に切り換え接続する
スイツチと、コンパレータの検出信号に基づいて
帰還量の切り換えおよびスイツチの切り換えを制
御する制御回路とを具備し、演算増幅器の出力電
圧の大きさが設定値を超えた時には演算増幅器の
非反転入力端子を共通電位点に接続した状態で帰
還量を切り換え、帰還量を切り換えた後に演算増
幅器の非反転入力端子を再び信号入力端子に接続
することを特徴とする。
の大きさに応じて演算増幅器の帰還量を切り換え
るように構成された帰還増幅回路において、演算
増幅器の出力電圧の大きさと設定値を比較するコ
ンパレータと、演算増幅器の非反転入力端子を信
号入力端子または共通電位点に切り換え接続する
スイツチと、コンパレータの検出信号に基づいて
帰還量の切り換えおよびスイツチの切り換えを制
御する制御回路とを具備し、演算増幅器の出力電
圧の大きさが設定値を超えた時には演算増幅器の
非反転入力端子を共通電位点に接続した状態で帰
還量を切り換え、帰還量を切り換えた後に演算増
幅器の非反転入力端子を再び信号入力端子に接続
することを特徴とする。
以下、図面を用いて詳細に説明する。
第2図は本考案の一実施例を示す回路図であ
り、第1図と同等部分には同一符号を付けてい
る。第2図において、9は演算増幅器2の非反転
入力端子を信号入力端子1または共通電位点に切
り換え接続するスイツチ、10はコンパレータ
4,5の検出信号に基づいてスイツチ9の切り換
えを制御する制御信号Sc1および帰還切換回路3
における帰還量の切り換えを制御する制御信号
Sc2を送出する制御回路である。このスイツチ9
の可動接点aは演算増幅器2の非反転入力端子に
接続され、一方の固定接点bは信号入力端子1に
接続され、他方の固定接点cは共通電位点に接続
されている。そして、制御回路10からは、演算
増幅器2の出力電圧の大きさが設定値を超えた場
合、まず演算増幅器2の非反転入力端子を共通電
位点に接続するための制御信号Sc1がスイツチ9
に送出され、続いて演算増幅器2の非反転入力端
子が共通電位点に接続された状態で帰還量を切り
換えるための制御信号Sc2が帰還切換回路3に送
出され、このようにして帰還量を切り換えられた
後に演算増幅器2の非反転入力端子を信号入力端
子1に接続するための制御信号Sc1がスイツチ9
に送出される。
り、第1図と同等部分には同一符号を付けてい
る。第2図において、9は演算増幅器2の非反転
入力端子を信号入力端子1または共通電位点に切
り換え接続するスイツチ、10はコンパレータ
4,5の検出信号に基づいてスイツチ9の切り換
えを制御する制御信号Sc1および帰還切換回路3
における帰還量の切り換えを制御する制御信号
Sc2を送出する制御回路である。このスイツチ9
の可動接点aは演算増幅器2の非反転入力端子に
接続され、一方の固定接点bは信号入力端子1に
接続され、他方の固定接点cは共通電位点に接続
されている。そして、制御回路10からは、演算
増幅器2の出力電圧の大きさが設定値を超えた場
合、まず演算増幅器2の非反転入力端子を共通電
位点に接続するための制御信号Sc1がスイツチ9
に送出され、続いて演算増幅器2の非反転入力端
子が共通電位点に接続された状態で帰還量を切り
換えるための制御信号Sc2が帰還切換回路3に送
出され、このようにして帰還量を切り換えられた
後に演算増幅器2の非反転入力端子を信号入力端
子1に接続するための制御信号Sc1がスイツチ9
に送出される。
このように構成された回路の動作を第3図の波
形図を用いて説明する。
形図を用いて説明する。
第3図において、aは信号入力端子1に加えら
れる入力信号Sinを示し、bは演算増幅器2の出
力信号Soutを示し、cはスイツチ9に送出され
る制御信号Sc1を示し、dは帰還切換回路3に送
出される制御信号Sc2を示している。演算増幅器
2の非反転入力端子が信号入力端子1に接続され
帰還量がf1に設定されている時刻t1において入力
信号Sinが0Vからステツプ状に変化し、これによ
り時刻t2において出力信号Soutがオーバーレンジ
になつたとする。出力信号Soutがオーバーレン
ジになると、スイツチ9には可動接点aを固定接
点bから固定接点cに切り換えて演算増幅器2の
非反転入力端子を共通電位点に接続するための制
御信号Sc1が送出される。これにより、出力信号
Soutは時刻t0において0Vになる。出力信号Sout
が0Vになる時刻t0において、帰還量をf1からf2に
切り換えるための制御信号Sc2が帰還切換回路3
に送出され、帰還量がf2に切り換えられる。そし
て帰還量がf2に切り換えられた後の時刻t4におい
て、スイツチ9には可動接点aを固定接点cから
固定接点bに切り換えて演算増幅器2の非反転入
力端子を再び信号入力端子1に接続するための制
御信号Sc1が送出される。これにより、演算増幅
器2は、異常飽和状態になることなく帰還量が切
り換えられることになる。
れる入力信号Sinを示し、bは演算増幅器2の出
力信号Soutを示し、cはスイツチ9に送出され
る制御信号Sc1を示し、dは帰還切換回路3に送
出される制御信号Sc2を示している。演算増幅器
2の非反転入力端子が信号入力端子1に接続され
帰還量がf1に設定されている時刻t1において入力
信号Sinが0Vからステツプ状に変化し、これによ
り時刻t2において出力信号Soutがオーバーレンジ
になつたとする。出力信号Soutがオーバーレン
ジになると、スイツチ9には可動接点aを固定接
点bから固定接点cに切り換えて演算増幅器2の
非反転入力端子を共通電位点に接続するための制
御信号Sc1が送出される。これにより、出力信号
Soutは時刻t0において0Vになる。出力信号Sout
が0Vになる時刻t0において、帰還量をf1からf2に
切り換えるための制御信号Sc2が帰還切換回路3
に送出され、帰還量がf2に切り換えられる。そし
て帰還量がf2に切り換えられた後の時刻t4におい
て、スイツチ9には可動接点aを固定接点cから
固定接点bに切り換えて演算増幅器2の非反転入
力端子を再び信号入力端子1に接続するための制
御信号Sc1が送出される。これにより、演算増幅
器2は、異常飽和状態になることなく帰還量が切
り換えられることになる。
なお、上記実施例では、コンパレータで上限設
定値と出力信号を比較する例を示したが、これに
限るものではなく、下限設定値と出力信号を比較
するようにしてもよいし、上限設定値および下限
設定値と出力信号を比較するようにしてもよい。
定値と出力信号を比較する例を示したが、これに
限るものではなく、下限設定値と出力信号を比較
するようにしてもよいし、上限設定値および下限
設定値と出力信号を比較するようにしてもよい。
また、コンパレータとして、絶対値回路と組み
合わせたものを用いてもよい。
合わせたものを用いてもよい。
このように、本考案によれば、演算増幅器の帰
還量を切り換えるのにあたつて、帰還量の切り換
えに伴つて反転入力端子に高速に変化する信号が
加えられることをなくし、安定状態も復帰するま
でに要する時間を短縮できる帰還増幅回路を実現
することができ、デジタルボルトメータのレンジ
切換回路などに好適である。
還量を切り換えるのにあたつて、帰還量の切り換
えに伴つて反転入力端子に高速に変化する信号が
加えられることをなくし、安定状態も復帰するま
でに要する時間を短縮できる帰還増幅回路を実現
することができ、デジタルボルトメータのレンジ
切換回路などに好適である。
第1図は従来の帰還増幅回路の一例を示す回路
図、第2図は本考案の一実施例を示す回路図、第
3図は第2図の動作説明図である。 1……信号入力端子、2……演算増幅器、3…
…帰還切換回路、4,5……コンパレータ、8…
…信号出力端子、9……スイツチ、10……制御
回路。
図、第2図は本考案の一実施例を示す回路図、第
3図は第2図の動作説明図である。 1……信号入力端子、2……演算増幅器、3…
…帰還切換回路、4,5……コンパレータ、8…
…信号出力端子、9……スイツチ、10……制御
回路。
Claims (1)
- 【実用新案登録請求の範囲】 出力電圧の大きさに応じて演算増幅器の帰還量
を切り換えるように構成された帰還増幅回路にお
いて、 演算増幅器の出力電圧の大きさと設定値を比較
するコンパレータと、 演算増幅器の非反転入力端子を信号入力端子ま
たは共通電位点に切り換え接続するスイツチと、 コンパレータの検出信号に基づいて帰還量の切
り換えおよびスイツチの切り換えを制御する制御
回路とを具備し、 演算増幅器の出力電圧の大きさが設定値を超え
た時には演算増幅器の非反転入力端子を共通電位
点に接続した状態で帰還量を切り換え、帰還量を
切り換えた後に演算増幅器の非反転入力端子を再
び信号入力端子に接続することを特徴とする帰還
増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5397984U JPS60167415U (ja) | 1984-04-12 | 1984-04-12 | 帰還増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5397984U JPS60167415U (ja) | 1984-04-12 | 1984-04-12 | 帰還増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60167415U JPS60167415U (ja) | 1985-11-07 |
| JPH0441618Y2 true JPH0441618Y2 (ja) | 1992-09-30 |
Family
ID=30575330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5397984U Granted JPS60167415U (ja) | 1984-04-12 | 1984-04-12 | 帰還増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167415U (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758807Y2 (ja) * | 1977-08-29 | 1982-12-16 | ||
| JPS5693408A (en) * | 1979-12-27 | 1981-07-29 | Nec Corp | Variable gain amplifier |
-
1984
- 1984-04-12 JP JP5397984U patent/JPS60167415U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60167415U (ja) | 1985-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4410855A (en) | Electronic analog switching device | |
| US4692738A (en) | Analog signal processing apparatus | |
| JPH0441618Y2 (ja) | ||
| EP0052226B1 (en) | Digital to analog converting apparatus | |
| JPH06232706A (ja) | 比較器 | |
| JPH02309706A (ja) | 出力切り換え機能を有する電圧・電流変換回路 | |
| US4001662A (en) | Variable control current generator arrangement | |
| JP2730474B2 (ja) | Fet増幅器 | |
| SU1076888A1 (ru) | Релейный стабилизатор посто нного напр жени | |
| JP2678669B2 (ja) | 基準電圧入力回路 | |
| JPS5934189Y2 (ja) | コンパレ−タ | |
| JPS6246331Y2 (ja) | ||
| JPH01198815A (ja) | 比較回路 | |
| US3155917A (en) | Electronic apparatus | |
| JPH0514203A (ja) | デイジタル−アナログ変換回路 | |
| JPH0349469Y2 (ja) | ||
| JPS61226981A (ja) | ホ−ル素子回路 | |
| JPH01193653A (ja) | 計測機用電源装置 | |
| SU1525589A1 (ru) | Аналого-цифровой осциллограф | |
| JPH0317463Y2 (ja) | ||
| SU790301A1 (ru) | Электронный коммутатор аналоговых сигналов | |
| JPH0583098A (ja) | スイツチ回路 | |
| JPS61157175A (ja) | ペデスタル・クランプ回路 | |
| JPH07273653A (ja) | D/a変換器のゲイン調整回路 | |
| JPH0116052B2 (ja) |