JPH0442372A - 論理回路編集方式 - Google Patents

論理回路編集方式

Info

Publication number
JPH0442372A
JPH0442372A JP2149538A JP14953890A JPH0442372A JP H0442372 A JPH0442372 A JP H0442372A JP 2149538 A JP2149538 A JP 2149538A JP 14953890 A JP14953890 A JP 14953890A JP H0442372 A JPH0442372 A JP H0442372A
Authority
JP
Japan
Prior art keywords
circuit
logic circuit
logic
section
database
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2149538A
Other languages
English (en)
Inventor
Seiichi Urita
誠一 瓜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2149538A priority Critical patent/JPH0442372A/ja
Publication of JPH0442372A publication Critical patent/JPH0442372A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [目次コ 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 [概要] 論理回路を人力編集してデータベースに登録する論理回
路編集方式に関し、 論理回路の設計作業をより効率的に行うことが可能とな
る方式の提供を目的とし、 既存の論理回路を機能レベルの表現形式に変換する表現
形式変換手段と、機能レベルの形式で表現された既存の
論理回路を利用して新たな論理回路の入力編集を行なう
入力編集手段と、入力編集で得られた目的の論理回路を
データベースに登録するデータベース登録手段と、を有
する。
[産業上の利用分野] 本発明は、論理回路を入力編集してデータベースに登録
する論理回路編集方式に関する。
電子計算機を利用したCADシステムやDAシステムに
おいては論理回路の入力編集が論理エディタで行わ札 
データベース化される。
[従来の技術] 第11図においては従来技術が説明されており、タイム
チャート、ブロック図、真理値テーブルの作成作業や論
理的な機能分割の作業が設計対象の論理回路について予
め行われると、論理エントリ部1100. 1102か
ら各々論理シンボル表現。
バッチ型言語記述表現で目的の論理回路が入力される。
それらの論理回路は入力編集部1104に与えら札 入
力編集部11040編集結果はチエツク部1106へ出
力される。
チエツク部1106では設計対象とされた論理回路の全
体的なデザインルールチエツクが行わ札チエツク後の論
理回路はデータベース登録部1108によりデータベー
スに登録される。
[発明が解決しようとする課題] 一般に論理回路は既存のものを利用して新たに設計され
ている。
その際には既存の論理回路が機能レベルで予め検討さ札
 一部の論理を変更したり別のLSI技術に適合させる
などの検討も行われる。
このため従来においては、論理回路の設計に多大な労力
が費やされており、その開発に長い期間を要してい九 本発明は上記従来の事情に鑑みて為されたものであり、
その目的は、論理回路の設計をより効率的に行うことが
可能となる方式を提供することにある。
[課題を解決するための手段] 上記目的を達成するために、本発明では第1図の方式が
採られている。
同図において、既存の論理回路10が表現形式変換手段
12で機能レベルの表現形式に変換される。
また、入力編集手段16では新たな論理回路140入力
編集が行わ札 その際には表現形式変換手段12により
機能レベルの形式で表現された既存の論理回路10が利
用される。
そして、この入力編集で得られた新たな論理回路14は
データベース登録手段20によりデータベース18へ登
録される。
[作用] 本発明では、既存の論理回路10(全体または一部)が
機能レベルで表現されるので、回路検討の作業をそのレ
ベルで行える。
[実施例] 以下、図面に基づ〜)で本発明に係る方式の好適な実施
例を説明する。
第2図において、ワークスチーシロン200゜202.
204.206がホスト計算機208に接続されており
、ホスト計算機208で用意された論理回路のデータベ
ースがワークスチーシロン200.202,206によ
り利用されている。
これ制のワークステージピン200,202゜204.
206においてはシンボル表現、バッチ型結線表現、バ
ッチ型機能表現、真理値テーブル表現が任意に選択さ札
 データベース登録の既存回路を利用することで新たな
論理回路の入力編集が行われる。
第3図ではこのシステムが説明されており、データベー
ス部300で検索された既存の論理回路10は変換処理
部802に与えられる。
変換処理部302には変換部304,308が設けられ
ており、データベース検索で得られた既存の論理回路1
0はその逆変換により論理シンボル表現(会話型)、バ
ッチ型言語記述表現のものへ各々変換される。
この変換処理部302で表現形式が変換された既存の論
理回路IOは論理エントリ処理部308のデータ入力部
310に与えら札 真理値テープル記述、論理式記述で
表現される回路データに変換される。
また論理エントリ処理部808の操作入力部812では
論理シンボル、バッチ型言語表現の回路設計データが入
力される。
これらのデータ入力部310.操作入力部312から入
力された新設計回路のデータは編集部314に与えら札
 その編集結果が論理エントリ処理部308から圧縮処
理部316へ出力される。
圧縮処理部316においては真理値内容に基づいて機能
単位で部分回路が切り出さ札 これを圧縮した回路デー
タは部分チエツク処理部318に与えられて簡易なセル
フチエツクが行われる。
さらに、部分回路のチエツクが完了した新設計の回路デ
ータは全体チエツク処理部320に与えら法 その全体
的なデザインルールチエツクが行われる。
そして、全体チエツク処理部320による全体チエツク
が完了した新設計の回路データはデータベース作成部8
22へ与えろ札 このデータベース作成部822により
データベース部824へ登録される。
また、圧縮処理部816で圧縮されて部分チエツク処理
部818でチエツクされた部分回路はライブラリ作成部
326によりライブラリ化さ札このライブラリデータは
表現形式が変換されてから変換処理部302よりライブ
ラリ部328に登録される。
第4図においてはグラフィックデイスプレィで表示され
る新設計の論理回路が示されており、領域400が指定
されると、ウィンドウ450が開かれる。
そして、領域400内の部分回路と対応した論理式がウ
ィンドウ450内に表示される。
さらに、領域402が指定されると、ウィンドウ452
が開か札 領域402内の部分回路と対応した論理式が
ウィンドウ452内で表示される。
その結恩 領域400.402内における回路部分の論
理を機能レベルで確認できる。
また、領域404が指定されることによりラインドウ4
54が開か札 データ入力部310から真理値テーブル
記述の入力が行なわれると、領域404で表示の部分回
路と対応した論理式がウィンドウ454内に表示される
第5図(A)においては、領域400内で論理シンボル
2AI、2A2,4Aを付したゲート間の結線が真理値
表を用いて説明されており、同図(B)においては同領
域400内で論理シンボル2A3,2A4,2A5を付
したゲート間の結線が同様に真理値表を用いて説明され
ている。
第4図のウィンドウ450,452,454内で論理式
が各々表示される際には、第7図の処理が行われる。
第8図のように領域400が指定されてその領域400
が切り出されると、切り出し領域内400における接続
ネットのバックトレースで第9図の作業テーブルが作成
される(ステップ700)。
そのときのバックトレースは KO→K 14 K 10 KO→K l−+ K 21 KO→に2→に20 KO→に2→に21 KO→に2→に22 KO→に2→に23 LO→L1→LIO LO→Ll→Lll LO→L2→L20 LO→L2→L21 のように行なわれる。
次に、切り出し領域400内の論理的な接続関係をチエ
ツクする処理が次のようにして行わ法部10図で示され
る別の作業テーブルが作成される(ステップ702)。
KO(2A2)→Kl (2A 1 )→KIOKO(
2A2)→Kl (2A I )→に21KO(2A2
)→に2(4A)→に20KO(2A2)→に2(4A
)→に21KO(2A2)→に2(4A)→に22KO
(2A2)→に2(4A)→に23LO(2A5)→L
−1(2A3)→LIDLO(2A5) →Ll(2A
3) →Ll+LO(2A5)→L2(2A4) →L
20LO(2A5) →L2(2A4)  →L21こ
のようにして論理的な接続関係が確認されると、ライブ
ラリ部826のテーブルが論理識別子(AMD、OR;
  FFなど)を用いて参照され(ステップ704)、
その結弘 各論理シンボル2A2.2AI、4A、2A
5.2A3.2A4とそれらの論理式とが以下のように
対応付けられる。
2A2: KO=に1・に2  ・・Φ第(1)式2A
1: K1=に10・に21−−−第(2)式4A: 
 K2=に20・ K21@ K22・に23書舎・第
(3)式 2A5: LO=L1+L2  ・・・第(4)式2A
3: L1=L10@Lll・・・第(5)式2A4:
 L2=L20@L21・・・第(6)式そして、以上
の論理式を第10図の作業テーブルにおける論理シンボ
ル部分へ各々代入する処理(ステップ70B)、  入
力側の最終ネットへ向がってバックトレースしながら論
理を変換する処理(ステップ708)が行われる。
すなわち、K=KO・・・第(7)式 の出力が得られる場合において、第(2)式、第(3)
式が第(1)式に代入されると、KO= (KIO−K
21) ” K2O−K21− K22− K2S)・
・・第(8)式 が得ら札 出力には、 K=(A−B)・(C−D −E −F)・・・第(9
)式 %式% L=LO−−−第(10)式 の場合において、第(4)式に第(5)式、第(6)式
が代入されると、 LO=(LIO・Lll) + (L20+L21)・
・・第(11)式 が得ら札 出力りは、 L=(G−H)+ (I+J)・・・第(12)式で表
される。
上記の第(9)式とこの第(12)式とは第4図のよう
にウィンドウ450で表示さ札 領域400と対応付け
られる。
このように、領域400が指定されると、自動的にウィ
ンドウ450が開かれて領域400の論理式がそのウィ
ンドウ450で表示される。
従って、入力A、  B、  C,D、  E、  F
がすべて”■”であるときにのみ1”の出力Kが得ら札
それ以外では出力Kが”0”となることを設計者が直ち
に確認でき、既存の回路部分を論理機能のレベルでチエ
ツクできる。
これは、次に行われるシミュレーシeン処理でシミュレ
ーシロンパターンを作成し、テストパターンを作成する
際に有効な支援ツールとしても利用できる。
なお、第5図に示される真理値表系統図の表示が行われ
る場合には、ライブラリ部826の真理値表テーブルが
論理式のテーブルに代えて参照される。
また、手動で回路部分が設計される場合には、データ入
力部310で入力された真理値テーブル記述のデータが
利用される。
第4図の領域404につ〜)てタイミング制御回路の論
理条件が第6図(A)のように真理値表で表現された場
合、フリップフロップ人力Cが”1″となる条件から同
図(B)の真理値テーブルが作成される。
そして、その圧縮により同図、(C)の真理値テーブル
が生成されると、同図(D)で示される論理式が導か法
 第4図のウィンドウ454内で表示される。
以上説明したように本実施例によれム 既存の回路部分
が機能レベル(論理式)で表現されるので、回路設計を
より効率的に行うことが可能となる。
また、論理エントリの入力方法を目的に合わせて適宜選
択できるので、論理設計をより効率化できる。
さらに、論理の一部変更が行われる場合にお〜)て、変
更部分のみの論理式から回路機能を確認できるので、回
路変更が容易となる。
そして、機能単位で回路チエツクが行われるので、回路
の信頼性を高めることが可能となる。
なお、回路の部分的な変更が容易となるので、大規模な
集積回路を分割して効率的に設計でき、0MO8系、ガ
リウムヒ素系などの間における移行を効率的に行うこと
が可能となる。
また、第2図のように並列分散で回路設計の処理が行わ
れるので、きわめて大規模な回路であっても、これを短
期間で効率良(設計することも可能となる。
[発明の効果] 以上説明したように本発明によれζよ、既設計の回路論
理が機能レベルで表現されるので、これを新設計の論理
回路で容易に流用でき、したがって、論理回路の設計を
きわめて効率的に行うことが可能となる。
【図面の簡単な説明】
第1図は発明の原理説明図、 第2図は実施例のシステム構成説明臥 第3図は実施例を説明するブロック臥 第4図は実施例の回路表示説明1 第5図(A)、第5図(B)は部分回路の真理値表系統
1 第6図は論理式導出作用説明1 第8図は切り出し範囲の内容説明1 第7図はウィンドウ内輪理式の表示処理を説明するフロ
ーチャート、 第9図はバックトレース用接続ネットテーブルの説明図
、 第10図は論理的接続関係用テーブルの説明1第11図
は従来技術を説明するブロック図、である。 10・・・既存の論理回路 200、 202. 204. 206・Φ・ワークス
テージロン 208−・・ホスト計算機 300・・・データベース部 302拳・・変換処理部 304.306・・・変換部 308・・・論理エントリ処理部 310−・拳データ入力部 312・・・操作入力部 314・・・編集部 316−−・圧縮処理部 318・・令部分チエツク処理部 320・・・全体チエツク処理部 322・・−データベース作成部 824拳・・データベース部 326.328・・・ライブラリ部 400.402.404・・・領域 450、 452. 454−・・ウィンドウ] 第1 0区 第1 1図

Claims (1)

  1. 【特許請求の範囲】 既存の論理回路(10)を機能レベルの表現形式に変換
    する表現形式変換手段(12)と、機能レベルの形式で
    表現された既存の論理回路(10)を利用して新たな論
    理回路(14)の入力編集を行なう入力編集手段(16
    )と、 入力編集で得られた目的の論理回路(14)をデータベ
    ース(18)に登録するデータベース登録手段(20)
    と、 を有する、ことを特徴とする論理回路編集方式。
JP2149538A 1990-06-07 1990-06-07 論理回路編集方式 Pending JPH0442372A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2149538A JPH0442372A (ja) 1990-06-07 1990-06-07 論理回路編集方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2149538A JPH0442372A (ja) 1990-06-07 1990-06-07 論理回路編集方式

Publications (1)

Publication Number Publication Date
JPH0442372A true JPH0442372A (ja) 1992-02-12

Family

ID=15477334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2149538A Pending JPH0442372A (ja) 1990-06-07 1990-06-07 論理回路編集方式

Country Status (1)

Country Link
JP (1) JPH0442372A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07306879A (ja) * 1994-05-11 1995-11-21 Nec Corp ネットリスト・ハードウェア記述変換装置
US7890911B2 (en) 2006-05-24 2011-02-15 Sony Corporation Skeleton generation apparatus and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07306879A (ja) * 1994-05-11 1995-11-21 Nec Corp ネットリスト・ハードウェア記述変換装置
US7890911B2 (en) 2006-05-24 2011-02-15 Sony Corporation Skeleton generation apparatus and method

Similar Documents

Publication Publication Date Title
US5278769A (en) Automatic logic model generation from schematic data base
US5404319A (en) Translation of behavioral modeling properties into an analog hardware description language
US5210699A (en) Process for extracting logic from transistor and resistor data representations of circuits
US5426770A (en) System for automatically determining the logical function of a circuit
JPH06506309A (ja) 回路シミュレーションインターフェース方法
JPH0442372A (ja) 論理回路編集方式
Tannoury et al. Joint use of sysml and reo to specify and verify the compatibility of cps components
Adamchuk et al. Automatic Acceptor Generation based on EBNF Grammar Definition
JP2001195441A (ja) 出力ドントケア指定方法並びにこれを用いた処理装置、処理方法及び処理プログラムを記録した記録媒体
JPH0370081A (ja) 諭理シミュレーション装置
JP3187506B2 (ja) 論理回路設計支援装置
JPS63273169A (ja) 機能設計図作成支援装置
JPH0362172A (ja) 論理検証充分性評価方法
JPH034335A (ja) 経路抽出方法及び経路抽出装置
JPH04165573A (ja) 論理検証装置
King et al. A Flexible Data Interpreter for Computer Aided Design and Simulation of Dynamics Systems
JPH0991315A (ja) 論理装置の検証データ生成方法
CN113807078A (zh) 信号联锁系统控制方法、装置、电子设备及存储介质
JP2809631B2 (ja) 回路ネット抽出方法
JPH05314200A (ja) 回路素子接続検索機構
Sakallah et al. Algorithms for timing verification and optimal clocking of synchronous digital circuits
JPH041857A (ja) 論理回路検証装置
JP2940124B2 (ja) 基板cad装置
Meyer CAD tool interchangeability through net list translation
JPS63276142A (ja) レコードレイアウト即時表示装置