JPH0442911B2 - - Google Patents
Info
- Publication number
- JPH0442911B2 JPH0442911B2 JP57062053A JP6205382A JPH0442911B2 JP H0442911 B2 JPH0442911 B2 JP H0442911B2 JP 57062053 A JP57062053 A JP 57062053A JP 6205382 A JP6205382 A JP 6205382A JP H0442911 B2 JPH0442911 B2 JP H0442911B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- waveform data
- circuit
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明は高調波成分を低減するようなパルス幅
変調（PWM）波によつてインバータを制御する
方式に関するものである。
変調（PWM）波によつてインバータを制御する
方式に関するものである。
PWM方式のインバータに於いて、インバータ
の直流電源電圧等の調整によつて出力電圧を調整
する場合には単一の基本PWM波によつてインバ
ータを運転することが可能になる。しかし、イン
バータの出力電圧をPWM波のパルス幅の変化に
よつて調整する場合には、所望出力電圧に対応す
るPWM波を発生させなければならない。そこ
で、本件出願人は第１図に示すようなインバータ
装置を開発した。この装置は、トランジスタ１，
２，３，４，５，６と電源７とから成る３相ブリ
ツジ型インバータで三相誘導モータ８を駆動する
ために、PWM波を各トランジスタ１〜６のベー
スに供給するように構成されている。９は発振
器、１０は発振器９の出力周波数を分周する可変
分周器、１１は分周器１０の出力に基づいて読み
出しアドレス指定を行うアドレスカウンタ、１２
はアドレスカウンタ１１のアドレス指定に基づい
てPWM波データを読み出す読み出し専用メモリ
１２，１３はメモリ１２から読み出したデータに
基づいて一定の位相差を有する３相のPWM波を
形成する３相分配回路、１４，１５，１６は３相
のPWM波の反転信号を形成するためのインバー
タ、１７は出力電圧の検出又は指定に基づいて制
御信号を形成する制御回路、１８は制御回路１７
の出力を送出するための出力回路である。
の直流電源電圧等の調整によつて出力電圧を調整
する場合には単一の基本PWM波によつてインバ
ータを運転することが可能になる。しかし、イン
バータの出力電圧をPWM波のパルス幅の変化に
よつて調整する場合には、所望出力電圧に対応す
るPWM波を発生させなければならない。そこ
で、本件出願人は第１図に示すようなインバータ
装置を開発した。この装置は、トランジスタ１，
２，３，４，５，６と電源７とから成る３相ブリ
ツジ型インバータで三相誘導モータ８を駆動する
ために、PWM波を各トランジスタ１〜６のベー
スに供給するように構成されている。９は発振
器、１０は発振器９の出力周波数を分周する可変
分周器、１１は分周器１０の出力に基づいて読み
出しアドレス指定を行うアドレスカウンタ、１２
はアドレスカウンタ１１のアドレス指定に基づい
てPWM波データを読み出す読み出し専用メモリ
１２，１３はメモリ１２から読み出したデータに
基づいて一定の位相差を有する３相のPWM波を
形成する３相分配回路、１４，１５，１６は３相
のPWM波の反転信号を形成するためのインバー
タ、１７は出力電圧の検出又は指定に基づいて制
御信号を形成する制御回路、１８は制御回路１７
の出力を送出するための出力回路である。
メモリ１２には予め種々のPWM波データを格
納しており、出力電圧の検出信号又は指令回路１
９から送出される設定信号に基づいて、これに対
応したPWM波データを出力する。即ち、制御回
路１７は検出又は設定の外部情報に基づいてイン
バータの出力電圧及び出力周波数をマイクロプロ
セツサを含む制御回路１７で決定し、この出力電
圧及び出力周波数を得るための制御データを出力
回路１８を介してメモリ１２及び分周器１０に送
る。今、ライン２０から出力周波数をにするた
めの制御データが発生すれば、可変分周器１０の
分周比が変化し、所定周波数を得ることが可能
な分周出力（クロツク信号）が送出される。一
方、出力電圧Ｖを得るための制御データはライン
２１を介してメモリ１２に送られ、複数のPWM
波データから、出力電圧Ｖに適合するデータを指
定する。読み出しカウンタ１１は所望出力周波数
に対応したクロツクで動作し、メモリ１２の指定
PWM波データを読み出す。読み出されたPWM
波データは３相分配回路１３によつて３相の
PWM波とされ、例えば第２図に示すような
PWM波が一定位相差を有してライン２２，２
３，２４から送出され、トランジスタ１，３，５
のベース信号となる。またインバータ１４，１
５，１６で反転されたPWM波はトランジスタ
２，４，６のベース信号となる。
納しており、出力電圧の検出信号又は指令回路１
９から送出される設定信号に基づいて、これに対
応したPWM波データを出力する。即ち、制御回
路１７は検出又は設定の外部情報に基づいてイン
バータの出力電圧及び出力周波数をマイクロプロ
セツサを含む制御回路１７で決定し、この出力電
圧及び出力周波数を得るための制御データを出力
回路１８を介してメモリ１２及び分周器１０に送
る。今、ライン２０から出力周波数をにするた
めの制御データが発生すれば、可変分周器１０の
分周比が変化し、所定周波数を得ることが可能
な分周出力（クロツク信号）が送出される。一
方、出力電圧Ｖを得るための制御データはライン
２１を介してメモリ１２に送られ、複数のPWM
波データから、出力電圧Ｖに適合するデータを指
定する。読み出しカウンタ１１は所望出力周波数
に対応したクロツクで動作し、メモリ１２の指定
PWM波データを読み出す。読み出されたPWM
波データは３相分配回路１３によつて３相の
PWM波とされ、例えば第２図に示すような
PWM波が一定位相差を有してライン２２，２
３，２４から送出され、トランジスタ１，３，５
のベース信号となる。またインバータ１４，１
５，１６で反転されたPWM波はトランジスタ
２，４，６のベース信号となる。
ところで、メモリ１２に予め種々のPWM波デ
ータを書き込んでおけば、必要に応じて直ちに要
求されるPWM波を発生することが出来るという
特長を有する反面、複数のPWM波データを格納
するために大容量のメモリが必要になるという欠
点を有する。
ータを書き込んでおけば、必要に応じて直ちに要
求されるPWM波を発生することが出来るという
特長を有する反面、複数のPWM波データを格納
するために大容量のメモリが必要になるという欠
点を有する。
そこで、本発明の目的は、少ないメモリを使用
してインバータをPWM制御する方式を提供する
ことにある。
してインバータをPWM制御する方式を提供する
ことにある。
上記目的を達成するための本発明は、インバー
タの出力電圧を所定値にするためのパルス幅変調
波を得るための第１の波形データを形成するこ
と、前記第１の波形データを複数の書き込み読み
出し可能なメモリから選択された第１のメモリに
書き込むこと、前記第１のメモリから前記第１の
波形データを読み出し、この第１の波形データに
対応するパルス幅変調波に基づいてインバータの
スイツチング素子を制御すること、前記第１のメ
モリから読み出された前記第１の波形データで前
記スイツチング素子を制御している期間に、この
次に出力するためのパルス幅変調波を得るための
第２の波形データを形成すること、前記第１の波
形データで前記スイツチング素子を制御している
期間に前記第２の波形データを前記複数のメモリ
の内の第２のメモリに書き込むこと、前記第２の
メモリから前記第２の波形データを読み出し、こ
の第２の波形データに対応するパルス幅変調波に
基づいて前記スイツチング素子を制御すること、
前記第２の波形データで前記スイツチング素子を
制御している期間に、この次に出力するためのパ
ルス幅変調波を得るための第３の波形データを形
成すること、前記第２の波形データで前記スイツ
チング素子を制御している期間に前記第３の波形
データを前記第１のメモリ又は複数のメモリの内
の前記第２のメモリを除いた別のメモリに書き込
むこと、前記第１のメモリ又は前記別のメモリか
ら前記第３の波形データを読み出し、この第３の
波形データに対応するパルス幅変調波に基づいて
前記スイツチング素子を制御することを含んでい
るインバータの制御方式に係わるものである。
タの出力電圧を所定値にするためのパルス幅変調
波を得るための第１の波形データを形成するこ
と、前記第１の波形データを複数の書き込み読み
出し可能なメモリから選択された第１のメモリに
書き込むこと、前記第１のメモリから前記第１の
波形データを読み出し、この第１の波形データに
対応するパルス幅変調波に基づいてインバータの
スイツチング素子を制御すること、前記第１のメ
モリから読み出された前記第１の波形データで前
記スイツチング素子を制御している期間に、この
次に出力するためのパルス幅変調波を得るための
第２の波形データを形成すること、前記第１の波
形データで前記スイツチング素子を制御している
期間に前記第２の波形データを前記複数のメモリ
の内の第２のメモリに書き込むこと、前記第２の
メモリから前記第２の波形データを読み出し、こ
の第２の波形データに対応するパルス幅変調波に
基づいて前記スイツチング素子を制御すること、
前記第２の波形データで前記スイツチング素子を
制御している期間に、この次に出力するためのパ
ルス幅変調波を得るための第３の波形データを形
成すること、前記第２の波形データで前記スイツ
チング素子を制御している期間に前記第３の波形
データを前記第１のメモリ又は複数のメモリの内
の前記第２のメモリを除いた別のメモリに書き込
むこと、前記第１のメモリ又は前記別のメモリか
ら前記第３の波形データを読み出し、この第３の
波形データに対応するパルス幅変調波に基づいて
前記スイツチング素子を制御することを含んでい
るインバータの制御方式に係わるものである。
本発明は、次の作用効果を有する。
(イ) 制御のために必要なPWM波データの全部を
ROMに書き込んでおくのではなく、必要な
PWM波データを計算等によつて形成し、これ
を使用する方式であるので、メモリ容量の大幅
な低減及び装置の小型化が可能になる。
ROMに書き込んでおくのではなく、必要な
PWM波データを計算等によつて形成し、これ
を使用する方式であるので、メモリ容量の大幅
な低減及び装置の小型化が可能になる。
(ロ) 複数のメモリにPWM波データを交互に書き
込むので、一方のメモリにPWM波データを書
き込んでいる時に他方のメモリからPWM波デ
ータを読み出すことが可能になる。従つて、
PWM波データを形成するための処理（演算）
に高速性が要求されなくなり、低コスト化が可
能になる。
込むので、一方のメモリにPWM波データを書
き込んでいる時に他方のメモリからPWM波デ
ータを読み出すことが可能になる。従つて、
PWM波データを形成するための処理（演算）
に高速性が要求されなくなり、低コスト化が可
能になる。
次に、第３図〜第６図を参照して本発明の実施
例に係わるモータ駆動用インバータ装置について
述べる。但し、第３図に於いて第１図と実質的に
同一な部分には同一の符号を付してその説明を省
略する。
例に係わるモータ駆動用インバータ装置について
述べる。但し、第３図に於いて第１図と実質的に
同一な部分には同一の符号を付してその説明を省
略する。
この実施例では書き込み読み出し可能なランダ
ムアクセスメモリ（RAM）から成る第１及び第
２のメモリ２５，２６が設けられ、この出力を選
択的に分配回路１３に接続するための電子スイツ
チ回路２７が設けられている。また、第１及び第
２のメモリ２５，２６を交互に書書き込み状態と
読み出し状態とにするためにスイツチ回路２８，
２９が設けられ、更にPWM波データを選択的に
メモリ２５，２６に供給するためのスイツチ回路
３０が設けられている。またインバータの出力電
圧の検出値又は出力電圧指令回路１９から付与さ
れる指令信号に基づいて所定出力電圧及び周波数
を得るためのデータを形成するデータ形成回路３
１、書き込みアドレス信号を発生する書き込み制
御回路３２、及びスイツチの切換制御回路３３が
設けられている。
ムアクセスメモリ（RAM）から成る第１及び第
２のメモリ２５，２６が設けられ、この出力を選
択的に分配回路１３に接続するための電子スイツ
チ回路２７が設けられている。また、第１及び第
２のメモリ２５，２６を交互に書書き込み状態と
読み出し状態とにするためにスイツチ回路２８，
２９が設けられ、更にPWM波データを選択的に
メモリ２５，２６に供給するためのスイツチ回路
３０が設けられている。またインバータの出力電
圧の検出値又は出力電圧指令回路１９から付与さ
れる指令信号に基づいて所定出力電圧及び周波数
を得るためのデータを形成するデータ形成回路３
１、書き込みアドレス信号を発生する書き込み制
御回路３２、及びスイツチの切換制御回路３３が
設けられている。
第４図はデータ形成回路３１を概略的に示すも
のである。なお、このデータ形成回路３１は、第
１図の制御回路１７と同様にマイクロプロセツサ
から成り、デイジタル処理でPWMデータを形成
するものであるが、理解を容易にするために第４
図にはアナログ類推で説明的に示されている。イ
ンバータの出力電圧を一定に保つように制御する
場合には、インバータの出力電圧を整流回路３４
で整流し、誤差増幅回路３５にて基準電圧回路３
６の基準電圧と比較し、両者の差に対応した出力
電圧を正弦波形成回路３７に送る。正弦波形成回
路３７は誤差出力に対応した振幅を有する正弦波
を第５図の電圧V1、V2、V3で示すように形成
し、これをデジタル形式で比較回路３８に送る。
比較回路３８には三角波発生回路３９から第５図
で示すような三角波電圧VRがデジタル形式で供
給されているので、両者のデジタル比較出力Ｐが
第５図に示すように発生する。そして、この出力
Ｐの高レベルが論理の“１”に対応され、低レベ
ルが論理の“０”に対応されたデータがバツフア
メモリ４３に書き込まれ、読み出し制御回路４０
の制御に基づいて読み出され、第３図の第１又は
第２のメモリ２５，２６に送られる。４１は周波
数決定回路であり、第３図の指令回路１９で指令
された周波数に対応するデータを出力する回路で
あり、ここで決定された周波数を得るためのデ
ータは第３図の出力回路１８を介して可変分周器
１０に送られ、分周器１０の分周比をインバータ
出力の周波数が所定値になるように変更するため
に使用される。また、周波数決定回路４１の出力
データは、基準電圧回路３６にも送られ、第６図
に示すような周波数−電圧関係が得られるように
基準電圧を制御する。尚とＶとを第６図の関係
とすればモータ８は一定トルク駆動することが可
能になる。誤差増幅回路３５にはスイツチ４２の
接点(b)によつて第３図の指令回路１９も接続され
るようになつているので、外部情報によつて決定
された制御電圧を入力させ、これに応じたPWM
波データを形成することも可能である。
のである。なお、このデータ形成回路３１は、第
１図の制御回路１７と同様にマイクロプロセツサ
から成り、デイジタル処理でPWMデータを形成
するものであるが、理解を容易にするために第４
図にはアナログ類推で説明的に示されている。イ
ンバータの出力電圧を一定に保つように制御する
場合には、インバータの出力電圧を整流回路３４
で整流し、誤差増幅回路３５にて基準電圧回路３
６の基準電圧と比較し、両者の差に対応した出力
電圧を正弦波形成回路３７に送る。正弦波形成回
路３７は誤差出力に対応した振幅を有する正弦波
を第５図の電圧V1、V2、V3で示すように形成
し、これをデジタル形式で比較回路３８に送る。
比較回路３８には三角波発生回路３９から第５図
で示すような三角波電圧VRがデジタル形式で供
給されているので、両者のデジタル比較出力Ｐが
第５図に示すように発生する。そして、この出力
Ｐの高レベルが論理の“１”に対応され、低レベ
ルが論理の“０”に対応されたデータがバツフア
メモリ４３に書き込まれ、読み出し制御回路４０
の制御に基づいて読み出され、第３図の第１又は
第２のメモリ２５，２６に送られる。４１は周波
数決定回路であり、第３図の指令回路１９で指令
された周波数に対応するデータを出力する回路で
あり、ここで決定された周波数を得るためのデ
ータは第３図の出力回路１８を介して可変分周器
１０に送られ、分周器１０の分周比をインバータ
出力の周波数が所定値になるように変更するため
に使用される。また、周波数決定回路４１の出力
データは、基準電圧回路３６にも送られ、第６図
に示すような周波数−電圧関係が得られるように
基準電圧を制御する。尚とＶとを第６図の関係
とすればモータ８は一定トルク駆動することが可
能になる。誤差増幅回路３５にはスイツチ４２の
接点(b)によつて第３図の指令回路１９も接続され
るようになつているので、外部情報によつて決定
された制御電圧を入力させ、これに応じたPWM
波データを形成することも可能である。
第３図及び第４図に示すように構成された装置
でインバータの出力電圧を一定に保つように制御
する場合には、最初にインバータ出力電圧が零で
あるから、出力電圧を高めるような誤差出力が誤
差増幅回路３５から得られ、これに対応した正弦
波が正弦波形成回路で形成され、これと三角波と
が比較されて比較回路３８から大きなパルス幅の
PWM波データが得られ、これがスイツチ回路３
０の接点(b)を介して第１のメモリ２５に書き込ま
れる。第１のPWM波データメモリ２５に対する
データの書き込みが終了すると、切換制御回路３
３がこれに応答してスイツチ回路２７，２８，２
９，３０の接点(b)がオフになり、代りに第３図に
示すように接点(a)がオンになる。これにより、第
１のメモリ２５に書き込まれた第１のPWM波デ
ータが読み出しカウンタ１１の制御に基づいて読
み出され、分配回路に送られる。この結果、トラ
ンジスタ１〜６から成るブリツジ型インバータは
第１のPWM波データで駆動される。この実施例
では１サイクル分のPWM波データを第１及び第
２のメモリ２５，２６に書き込むように形成さ
れ、これを繰返して読み出すことが出来るように
形成されているので、スイツチ２７，２８の接点
(a)がオンになつている間は第１のPWM波データ
に基づくPWM制御状態に保たれる。この第１の
PWM波データで制御されている間にインバータ
の出力電圧が検出され、これに応じた第２の
PWM波データが形成され、これが書き込み制御
回路３２の制御に基づいて第２のメモリ２６に書
き込まれる。そして、第２のメモリ２６に対する
第２のPWM波データの書き込みが終了すれば、
切換制御回路３３によつてスイツチ回路２７，２
８，２９，３０の接点(b)がオン状態となり、第２
のメモリ２６の第２のPWM波データが読み出さ
れ、これに基づいてトランジスタ１〜６が制御さ
れる。勿論、第１のPWM波データと第２の
PWM波データとが同一の場合もあり、この場合
には引き続き同一のPWM波が得られる。
でインバータの出力電圧を一定に保つように制御
する場合には、最初にインバータ出力電圧が零で
あるから、出力電圧を高めるような誤差出力が誤
差増幅回路３５から得られ、これに対応した正弦
波が正弦波形成回路で形成され、これと三角波と
が比較されて比較回路３８から大きなパルス幅の
PWM波データが得られ、これがスイツチ回路３
０の接点(b)を介して第１のメモリ２５に書き込ま
れる。第１のPWM波データメモリ２５に対する
データの書き込みが終了すると、切換制御回路３
３がこれに応答してスイツチ回路２７，２８，２
９，３０の接点(b)がオフになり、代りに第３図に
示すように接点(a)がオンになる。これにより、第
１のメモリ２５に書き込まれた第１のPWM波デ
ータが読み出しカウンタ１１の制御に基づいて読
み出され、分配回路に送られる。この結果、トラ
ンジスタ１〜６から成るブリツジ型インバータは
第１のPWM波データで駆動される。この実施例
では１サイクル分のPWM波データを第１及び第
２のメモリ２５，２６に書き込むように形成さ
れ、これを繰返して読み出すことが出来るように
形成されているので、スイツチ２７，２８の接点
(a)がオンになつている間は第１のPWM波データ
に基づくPWM制御状態に保たれる。この第１の
PWM波データで制御されている間にインバータ
の出力電圧が検出され、これに応じた第２の
PWM波データが形成され、これが書き込み制御
回路３２の制御に基づいて第２のメモリ２６に書
き込まれる。そして、第２のメモリ２６に対する
第２のPWM波データの書き込みが終了すれば、
切換制御回路３３によつてスイツチ回路２７，２
８，２９，３０の接点(b)がオン状態となり、第２
のメモリ２６の第２のPWM波データが読み出さ
れ、これに基づいてトランジスタ１〜６が制御さ
れる。勿論、第１のPWM波データと第２の
PWM波データとが同一の場合もあり、この場合
には引き続き同一のPWM波が得られる。
第２のメモリ２６から第２のPWM波データが
読み出されている期間には出力電圧の検出に基づ
いて第３のPWM波データが形成され、これが第
１のメモリ２５に書き込まれる。そして、この書
き込みが終了したら、再びスイツチ回路２７，２
８，２９，３０の接点(a)がオンになり、第３の
PWM波データが読み出される。このような制御
に於いて出力電圧の変化に応じて比較回路３８に
入力する正弦波データも変化し、出力電圧が基準
電圧よりも高い場合には、基準正弦波電圧V1よ
りも低い電圧V3が発生し、逆に出力電圧が低い
場合には高い電圧V3が発生し、三角波電圧VRと
の比較に基づいてPWM波のパルスの幅が変化す
る。
読み出されている期間には出力電圧の検出に基づ
いて第３のPWM波データが形成され、これが第
１のメモリ２５に書き込まれる。そして、この書
き込みが終了したら、再びスイツチ回路２７，２
８，２９，３０の接点(a)がオンになり、第３の
PWM波データが読み出される。このような制御
に於いて出力電圧の変化に応じて比較回路３８に
入力する正弦波データも変化し、出力電圧が基準
電圧よりも高い場合には、基準正弦波電圧V1よ
りも低い電圧V3が発生し、逆に出力電圧が低い
場合には高い電圧V3が発生し、三角波電圧VRと
の比較に基づいてPWM波のパルスの幅が変化す
る。
指令信号によつてメモリ２５，２６の内容を変
える場合にも全く同様な動作となる。即ち指令回
路１９で電圧を設定するか、種々の外部情報の検
出に基づいてこれに対応した電圧を指令信号とし
て供給すれば、これに対応したPWM波データが
形成され、例えば第１のメモリ２５に書き込まれ
る。そして、第１のメモリ２５からデータを読み
出している間に次の指令に基づくデータを第２の
メモリ２６に書き込む。
える場合にも全く同様な動作となる。即ち指令回
路１９で電圧を設定するか、種々の外部情報の検
出に基づいてこれに対応した電圧を指令信号とし
て供給すれば、これに対応したPWM波データが
形成され、例えば第１のメモリ２５に書き込まれ
る。そして、第１のメモリ２５からデータを読み
出している間に次の指令に基づくデータを第２の
メモリ２６に書き込む。
上述から明らかなように、本実施例によれば、
２つのメモリ２５，２６を設けるのみで、種々の
PWM波データを出力することが可能になり、構
成を簡略化することが可能になる。
２つのメモリ２５，２６を設けるのみで、種々の
PWM波データを出力することが可能になり、構
成を簡略化することが可能になる。
以上、本発明の実施例について述べたが、本発
明はこれに限定されるものでなく、更に変形可能
なものである。例えば、メモリ２５，２６に書き
込む波形データを半サイクル分とし、これに基づ
いて残りの半サイクル分を形成してもよい。また
１サイクル以上のデータを書き込んでもよい。ま
た、第１のメモリ２５のデータと異なるデータが
形成された場合のみ、第２のメモリ２６にデータ
を書き込むようにしてもよい。またメモリ２５，
２６と同様なメモリを更に付加してもよい。また
単相回路にも勿論適用可能である。また第４図の
比較回路３８に検出信号又は指令信号を直接に入
力させるような構成としてもよい。また実施例で
はデジタル値で正弦波を発生させ、デジタル値で
三角波を発生させているが、アナログ処理方式と
してもよい。
明はこれに限定されるものでなく、更に変形可能
なものである。例えば、メモリ２５，２６に書き
込む波形データを半サイクル分とし、これに基づ
いて残りの半サイクル分を形成してもよい。また
１サイクル以上のデータを書き込んでもよい。ま
た、第１のメモリ２５のデータと異なるデータが
形成された場合のみ、第２のメモリ２６にデータ
を書き込むようにしてもよい。またメモリ２５，
２６と同様なメモリを更に付加してもよい。また
単相回路にも勿論適用可能である。また第４図の
比較回路３８に検出信号又は指令信号を直接に入
力させるような構成としてもよい。また実施例で
はデジタル値で正弦波を発生させ、デジタル値で
三角波を発生させているが、アナログ処理方式と
してもよい。
第１図は従来のインバータ装置を示すブロツク
図、第２図はPWM波の１例を示す波形図、第３
図は本発明の実施例に係わるPWMインバータ装
置を示すブロツク図、第４図は第３図のデータ形
成回路を説明的に示すブロツク図、第５図はデー
タの形成を説明するための波形図、第６図は電圧
と周波数との関係を示す特性図である。 尚図面に用いられている符号に於いて、１，
２，３，４，５，６はトランジスタ、１９は指令
回路、２５は第１のメモリ、２６は第２のメモ
リ、２７，２８，２９，３０はスイツチ回路、３
１はデータ形成回路である。
図、第２図はPWM波の１例を示す波形図、第３
図は本発明の実施例に係わるPWMインバータ装
置を示すブロツク図、第４図は第３図のデータ形
成回路を説明的に示すブロツク図、第５図はデー
タの形成を説明するための波形図、第６図は電圧
と周波数との関係を示す特性図である。 尚図面に用いられている符号に於いて、１，
２，３，４，５，６はトランジスタ、１９は指令
回路、２５は第１のメモリ、２６は第２のメモ
リ、２７，２８，２９，３０はスイツチ回路、３
１はデータ形成回路である。
Claims (1)
- 【特許請求の範囲】 １ インバータの出力電圧を所定値にするための
パルス幅変調波を得るための第１の波形データを
形成すること、 前記第１の波形データを複数の書き込み読み出
し可能なメモリから選択された第１のメモリに書
き込むこと、 前記第１のメモリから前記第１の波形データを
読み出し、この第１の波形データに対応するパル
ス幅変調波に基づいてインバータのスイツチング
素子を制御すること、 前記第１のメモリから読み出された前記第１の
波形データで前記スイツチング素子を制御してい
る期間に、この次に出力するためのパルス幅変調
波を得るための第２の波形データを形成するこ
と、 前記第１の波形データで前記スイツチング素子
を制御している期間に前記第２の波形データを前
記複数のメモリの内の第２のメモリに書き込むこ
と、 前記第２のメモリから前記第２の波形データを
読み出し、この第２の波形データに対応するパル
ス幅変調波に基づいて前記スイツチング素子を制
御すること、 前記第２の波形データで前記スイツチング素子
を制御している期間に、この次に出力するための
パルス幅変調波を得るための第３の波形データを
形成すること、 前記第２の波形データで前記スイツチング素子
を制御している期間に前記第３の波形データを前
記第１のメモリ又は複数のメモリの内の前記第２
のメモリを除いた別のメモリに書き込むこと、 前記第１のメモリ又は前記別のメモリから前記
第３の波形データを読み出し、この第３の波形デ
ータに対応するパルス幅変調波に基づいて前記ス
イツチング素子を制御すること、 を含んでいるインバータの制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57062053A JPS58179175A (ja) | 1982-04-14 | 1982-04-14 | インバ−タの制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57062053A JPS58179175A (ja) | 1982-04-14 | 1982-04-14 | インバ−タの制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58179175A JPS58179175A (ja) | 1983-10-20 |
| JPH0442911B2 true JPH0442911B2 (ja) | 1992-07-14 |
Family
ID=13189018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57062053A Granted JPS58179175A (ja) | 1982-04-14 | 1982-04-14 | インバ−タの制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58179175A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0797908B2 (ja) * | 1986-07-23 | 1995-10-18 | 三菱電機株式会社 | 正弦波ｐｗｍ信号発生装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824221B2 (ja) * | 1976-12-07 | 1983-05-19 | 株式会社新潟鐵工所 | 学習方式適応制御装置 |
| JPS54733A (en) * | 1977-06-03 | 1979-01-06 | Hitachi Ltd | Controller for inverter |
| JPS5716234A (en) * | 1980-07-01 | 1982-01-27 | Yoshiyuki Morita | Device and method for controlling internal combustion engine to optimum |
| JPS5725171A (en) * | 1980-07-22 | 1982-02-09 | Meidensha Electric Mfg Co Ltd | Pulse width modulation type inverter |
-
1982
- 1982-04-14 JP JP57062053A patent/JPS58179175A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58179175A (ja) | 1983-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4356544A (en) | Apparatus for controlling an inverter main circuit | |
| JPH07108095B2 (ja) | インバータ装置及びその制御方法 | |
| KR900000768B1 (ko) | 인버어터 구동제어 장치 | |
| US4720777A (en) | Pulse width modulation system for AC motor drive inverters | |
| JPS63234877A (ja) | インバ−タ制御装置 | |
| US4914396A (en) | PWM waveform generator | |
| JPH0669305B2 (ja) | インバータによるモータ制御装置 | |
| JPH07112360B2 (ja) | Ｐｗｍインバ−タの制御方法および装置 | |
| US5168439A (en) | Inverter control method and apparatus | |
| JPH0442911B2 (ja) | ||
| JP3336589B2 (ja) | Ｐｗｍインバータの制御装置 | |
| JPS6332034B2 (ja) | ||
| JPS631835B2 (ja) | ||
| JPS60174088A (ja) | 交流電動機のデジタル制御方式 | |
| JPH0447553B2 (ja) | ||
| JP2903341B2 (ja) | モータ制御装置 | |
| JPH0255590A (ja) | モータ制御装置 | |
| JP2897437B2 (ja) | モ−タ制御装置 | |
| JPH0452080B2 (ja) | ||
| JPS5849109B2 (ja) | 方形電圧波形パルス列の切換方法 | |
| JPS59129586A (ja) | インバ−タ制御装置 | |
| JPH0767287B2 (ja) | インバータ制御装置 | |
| JPH0797906B2 (ja) | インバ−タのパルス幅変調信号発生装置 | |
| JPH0514519B2 (ja) | ||
| JPH065989B2 (ja) | インバ−タのｐｗｍ信号発生装置 |