JPH044450A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンピュータシステム、特に他のコンピュ
ータシステムとの互換性を保ちながら、これに新たな機
能を追加したコンピュータシステムに関するものである
。

［従来の技術〕 コンピュータシステムでは、ハードウェアとともに、ソ
フトウェアの重要性が認識されている。

高機能のコンピュータシステムを実現するためには、ハ
ードウェアだけでなく質の高いソフトウェアも作成しな
ければならない。

しかし、進歩が急速な現代においてはメーカが単独でハ
ードウェア／ソフトウェア共に充実されることは困難に
なってきている。

そこで、他のコンピュータシステム向けに作成されたソ
フトウェアが使用できるようにした、いわゆる互換性機
能を持ったコンピュータシステムが多数実現されている
。

このようなコンピュータシステムでは、ソフトウェアに
かかる開発コスト／開発時間１等を節約できるという利
点が得られる一方、互換性を保つ必要性り）ら、新たな
機能を追加することが難しい。

互換性を保ちながら新たな機能の追加を行うことが互換
性機能を持ったコンピュータシステム開発の大きな課題
となっている。

この中の１つとして、オリジナルのコンピュータシステ
ムでは書込んだデータが読み出せない構造になっている
制御レジスタに対し、互換性を保ちながら書込んだデー
タと同じ値を読み出せるようにしたいという要求がある
。

例えば画面表示制御用コントローラのあるレジスタが、
書込む時には画面モードの設定用レジスタとして機能し
、読み出す時にはコントローラの動作状態を示すステー
タスレジスタとして機能するような場合、書込み時と読
出し時とではそのレジスタの機能が異なるため、この制
御レジスタに書込んだデータをそのまま読み出すことが
できない。

従来の互換機能を持ったコンピュータシステムでは、こ
の問題をソフトウェアで処理していた。

例えば書込み時にそのデータをメモリ上の特定の場所に
記憶しておき、同じ値を読み出す必要が生じた場合は、
コントローラからではなくそのメモリから読み出すよう
にする等の方法である。

〔発明が解決しようとする課題］ しかしこのような方法では、直接コントローラの値を読
み出しているわけではないため、マルチタスク処理等の
ように複数のプログラムが並行して走っている場合など
、あるプログラムがコントローラの内容を勝手に書き換
えてしまうと、他のプログラムがメモリ内に保存してい
るコントローラへの書込みデータと実際にコントローラ
へ書込まれているデータとの間に違いが生じ、コンピュ
ータシステムが正常に動作しなくなる可能性がある等の
問題点があった。

この発明は、上記の問題点を解決するためになされたも
ので、書込み時には目的とする制御レジスタと同じアド
レスでアクセスされ、読出し時にはオリジナルのコンピ
ュータシステムでは未使用となっている別のアドレスで
アクセスされるように構成されたレジスタを設けること
により、オリジナルのコンピュータシステムと同じアド
レスをアクセスした場合には、書込み時／読出し時とも
に互換性が確保され、かつ別のアドレスを利用して書込
んだデータをそのまま読出すことも可能なコンピュータ
システムを得ることを目的とする。

［課題を解決するための手段］ この発明に係るコンピュータシステムは、読出しまたは
書込みアクセス時に機能が異なる制御レジスタと、制御
レジスタに対するアドレスと同一の書込みアドレスと、
読出しアドレスがアドレスとは異なる任意のアドレスを
指定するアドレス発生手段と、このアドレス発生手段に
より指定される書込みアドレスまたは読出しアドレスに
基づいて制御レジスタに書き込まれるデータと同一のデ
ータを書込みまたは読出し可能なレジスタとを設けたも
のである。

［作用］ この発明においては、制御レジスタへの書込みアクセス
が開始されると、アドレス発生手段がレジスタに対する
書込み用のアドレスを発生し、このアドレスに従ってレ
ジスタに制御レジスタに書き込まれるデータと同一のデ
ータが書き込まれる。

そして、制御レジスタへの読出しアクセスが開始される
と、書込みデータとは異なるオリジナル機能に基づくデ
ータが読み出され互換性が保持される。

一方、アドレス発生手段がレジスタに対する書込みアド
レスとは異なる任意の読出しアドレスを発生すると、レ
ジスタに書き込まれたデータ、すなわち上記制御レジス
タに書き込まれたデータと同一のデータが読み出し可能
となる。

［実施例］ 第１図はこの発明の一実施例を示すコンピュータシステ
ムの構成を説明するブロック図であり、１はＣＰＵで、
システムバス１０に接続される各デバイスとのデータ処
理をメインメモリ２を介して処理し、処理結果を表示装
置８等に出力する処理を総括的に制御している。３は磁
気ディスクインタフェースで、磁気ディスク装置４とシ
ステムバス１０とのデータ処理をインタフェースする。

５はキーボードインタフェースで、キーボード６からの
キー人力データとシステムバス１ｏとのデ−夕処理をイ
ンタフェースする。７は画面制御コントローラで、画面
制御用の種々の制御レジスタを備え、表示装置８へのデ
ータ出力をコントロールしている。

９は書込みデータ読出し回路で、この実施例におけるレ
ジスタ、アドレス発生手段を備えている。

第２図は、第１図に示した書込みデータ読出し回路９の
構成を説明する回路ブロック図であり、第１図と同一の
ものには同じ符号を付しである。

図において、１１はアドレスデコーダで、書込みデータ
ラッチ回路１２（例えばＤ型のフリップフロップで構成
される）に対する書込みアドレス、読出しアドレスを後
述するような異なるアドレスを発生する。すなわち、シ
ステムバス１０を構成するアドレスバス上のアドレスを
解析して、制御レジスタに対する書込みアドレスが発生
すると、この書込みアドレスと同一の書込みアドレス（
この実施例では３００Ｈ）を指定し、制御レジスタに書
込まれるデータと同一のデータを書込みデータラッチ回
路１２に保持させる。一方、システムバス１０を構成す
るアドレスバス上のアドレスを解析して、書込みアドレ
スとは異なる任意指定可能な読出しアドレス（この実施
例では４００Ｈ）を発生する。

１４は例えばアンドゲート等で構成されるロジック回路
群で、システムバス１０上のアクセス制御線（読出し信
号、書込み信号）の内容と上記書込みアドレス、読出し
アドレスとを論理演算し、書込みデータラッチ回路１２
（例えばＤ型のフリップフロップで構成される）に対す
るラッチ信号または出力イネーブル信号を出力する。

１３はデータ出力バッファ回路で、ロジック回路群１４
から出力される出力イネーブル信号に基づいて書込みデ
ータラッチ回路１２にラッチされた画面制御コントロー
ラ７の制御レジスタに書込まれたデータと同一のデータ
をシステムバス１０に出力する。

このように構成されたコンピュータシステムにおいて、
制御レジスタへの書込みアクセスが開始されると、アド
レス発生手段（この実施例ではアドレスデコーダ１１等
よりなり）がレジスタ（この実施例では書込みデータラ
ッチ回路１２より構成される）に対する書込み用のアド
レスを発生し、このアドレスに従ってレジスタに制御レ
ジスタに書き込まれるデータと同一のデータが書き込ま
れる。

そして、制御レジスタへの読出しアクセスが開始される
と、書込みデータとは異なるオリジナルの機能に基づ（
データが読み出され互換性が保持される。

一方、アドレスデコーダ１１が制御レジスタに対する書
込みアドレスとは異なる任意の読出しアドレスを発生す
ると、書込みデータラッチ回路１２に書き込まれたデー
タ、すなわち上記制御レジスタに書き込まれたデータと
同一のデータが読−み出し可能となる。

以下、第３図、第４図を参照しながら第２図に示した書
込みデータ読出し回路９のデータ処理動作について説明
する。

第３図は、第１図に示した画面制御コントローラ７内の
各制御レジスタのアドレスと機能との対応を説明する相
関図であり、アドレス３０１Ｈ〜３０３Ｈは読出し／書
込み時ともに同一機能となるが、アドレス３００Ｈは、
読出し／書込み時で機能が異なるため、上記アドレス３
ＱＯＨに対応する制御レジスタの内容を読出すことはで
きない。

第４図は、第２図に示した書込みデータ読出し回路９に
よるアドレス指定とその機能処理の相対関係を示す相関
図であり、ＣＰＵ１がアドレス３００Ｈへの書込みアク
セスを指示されると、画面制御コントローラ７が制御レ
ジスタ（アドレス３００Ｈ）にモード設定を行うが、こ
れに並行して同一の書込みデータが書込みデータラッチ
回路１２に書込まれる。一方、ＣＰＵ　１がアドレス３
００Ｈへの読出しアクセスを指示すると、アドレスデコ
ーダ１１がアドレス３００Ｈを発生し、アドレス３００
Ｈのステータスが読出し可能とな７す、互換性を担保す
る。

一方、ＣＰＵ１がアドレス４００Ｈを指定すると、書込
みデータラッチ回路１２に書込まれたデータ（画面制御
コントローラ７が制御レジスタに書き込んだデータ）が
データ出力バッファ回路１３よりシステムバス１０に出
力される。

今、画面制御コントローラ７のレジスタおよび機能が第
３図に示すようになっているものとする。また、書込み
データ読出し回路９のアドレスおよび機能が第４図に記
述されるようになっているものとする。

画面制御コントローラ７内のレジスタのうち、アドレス
３０１Ｈ〜３０３Ｈまでのレジスタは書込み時／読出し
時とも同じ機能であり、書込んだデータがそのまま読出
し可能である。

これに対して、アドレス３００Ｈのレジスタは書込み時
と読出し時では機能が異なるため、そのまま書込んだデ
ータを読み出すことはできない。

そこで、書込みデータ読出し回路９のアドレスを、書込
み時にはアドレス３００Ｈ１読出し時には４００Ｈとな
るようにアドレスデコーダ１１がアドレスを発生する。

これにより、ＣＰＵ１がアドレス３００Ｈに書き込みを
した場合は、画面制御コントローラ７内のアドレス３０
０Ｈの制御レジスタと、書込みデータ読出し回路９の双
方に同一データが書き込まれる。また、ＣＰＵ１がアド
レス３００Ｈを読み出した場合は、オリジナルのコンピ
ュータシステムと同様、画面制御コントローラ７内のス
テータスを読み出すことができる。

一方、ＣＰＵ１がアドレス４００Ｈを読み出した場合は
、書込みデータ読出し回路９の内容、すなわち画面制御
コントローラ７内のアドレス３００Ｈの制御レジスタに
書き込まれたデータをそのまま読み出すことができる。

つまり、アドレス３００Ｈをアクセスする限りにおいて
は、書込みデータ読出し回路９が存在しない場合と全く
同様に動作するため、個々でオリジナルのコンピュータ
システムとの互換性が保たれる。

また、アドレス４００Ｈの内容を読み出すことより、オ
リジナルのコンピュータシステムでは読み出し不能であ
ったアドレス３００Ｈへの書込みデータを読み出すこと
も可能となり、他の機能処理に有効なデータをモニタす
ることができる。

第５図は、第１図に示した書込みデータ読出し回路９の
データ処理手順の一例を説明するフローチャートである
。なお、　（１）〜（７）は各ステップ示す。

先ず、読出し／書込み時で機能が異なる特定の制御レジ
スタのアクセスが指定されているかどうか判定しく１）
、ＹＥＳならばアクセス種別が書込みアクセスかどうか
を判定しく２）、ＹＥＳならば制御レジスタに書込むデ
ータと同一データをアドレスデコーダ１１から指定され
る書込みアドレスに基づいて書込みデータラッチ回路１
２に書込み（３）、他の処理に移行する。

一方、ステップ（２）の判断でＮｏの場合は、読み出し
アドレスが制御レジスタに対する書込みアドレスと同一
かどうかを判定しく４１．ＹＥＳならばステータスを読
み出しく５）、他の処理に移行し、Ｎｏならば書込みデ
ータラッチ回路１２に対するラッチアドレスが指定され
ているかどうかを判定しく６）、ＮＯならば他の処理に
移行し、ＹＥＳならば制御レジスタへの書込みデータと
同一のデータをシステムバス１ｏ上に出力しく７）、他
の処理に移行する。

なお、上記実施例では書込みデータラッチ回路１２に対
する読出しアドレスおよび書込みアドレスをアドレス発
生手段を構成するアドレスデコーダ１１により指示する
場合について説明したが、第６図に示すように、読出し
アドレスおよび書込みアドレスを個別のデイツプスイッ
チ１５（読出し用）、デイツプスイッチ１７（書込み用
）を設け、システムバス１０上のアドレスと各デイツプ
スイッチ１５．デイツプスイツチ１７で指定されたアド
レスを比較するアドレス比較回路１６゜１８を図示され
るように設けることにより、アドレス指定の自由度を高
めることが可能となる。

第６図は、第２図に示したアドレスデコーダ１１の他の
構成を説明する回路ブロック図であり、第１図と同一の
ものには同じ符号を付しである。

２１は例えばアンドゲート等で構成されるロジック回路
群で、システムバス１ｏ上のアクセス制御線（読出し信
号、書込み信号）の内容と上記書込みアドレス、読出し
アドレスとを論理演算し、書込みデータラッチ回路１９
（例えばＤ型のフリップフロップで構成される）に対す
るラッチ信号または出力イネーブル信号を出力する。

２０はデータ出力バッファ回路で、ロジック回路群２１
から出力される出力イネーブル信号に基づいて、書込み
データラッチ回路１９にラッチされた画面制御コントロ
ーラ７の制御レジスタに書込まれたデータと同一のデー
タをシステムバス１ｏに出力する。なお、データ処理は
書込みアドレス、読出しアドレスのアドレス指定のみが
上記実施例と異なるので説明は省略する。

［発明の効果］ 以上説明したように、この発明は読出しまたは書込みア
クセス時に機能が異なる制御レジスタと、制御レジスタ
に対するアドレスと同一の舞込みアドレスと、読出しア
ドレスがアドレスとけ異なる任意のアドレスを指定する
アドレス発生手段と、このアドレス発生手段により指定
される書込みアドレスまたは読出しアドレスに基づいて
制御レジスタに書き込まれるデータと同一のデータを書
込みまたは読出し可能なレジスタとを設けたので、互換
機能を持ったコンピュータシステムにおいて、オリジナ
ルのコンピュータシステムで書込んだデータと同じデー
タを読出すことが不能な制御レジスタに対し、互換性を
担保しつつ、制御レジスタに書き込まれたデータを読み
出すことが可能な互換機能を有するコンピュータシステ
ムの実現が容易となる等の効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すコンピュータシステ
ムの構成を説明するブロック図、第２図は、第１図に示
した書込みデータ読出し回路の構成を説明する回路ブロ
ック図、第３図は、第１図に示した画面制御コントロー
ラ内の各制御レジスタのアドレスと機能との対応を説明
する相関図、第４図は、第２図に示した書込みデータ読
出し回路によるアドレス指定とその機能処理の相対関係
を示す相関図、第５図は、第１図に示した書込みデータ
読出し回路のデータ処理手順の一例を説明するフローチ
ャート、第６図は、第２図に示したアドレスデコーダの
他の構成を説明する回路ブロック図である。 図中、１はＣＰＵ、２はメインメモリ、３は磁気インタ
フェース、４は磁気ディスク装置、５はキーボードイン
タフェース、６はキー糸−ド、７は画面制御コントロー
ラ、８は表示装置、９は書込みデータ読出し回路である
。

Claims (1)

【特許請求の範囲】
1. 他のシステムとの互換性機能を有するコンピュータシス
   テムにおいて、読出しまたは書込みアクセス時に機能が
   異なる制御レジスタと、前記制御レジスタに対するアド
   レスと同一の書込みアドレスと、読出しアドレスが前記
   アドレスとは異なる任意のアドレスを指定するアドレス
   発生手段と、このアドレス発生手段により指定される書
   込みアドレスまたは読出しアドレスに基づいて前記制御
   レジスタに書き込まれるデータと同一のデータを書込み
   または読出し可能なレジスタとを具備したことを特徴と
   するコンピュータシステム。