JPH0445862B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はマイクロプログラム制御方式の情報処
理装置に関する。

〔従来技術〕

従来のマイクロプログラム制御方式の情報処理
装置においては、主記憶装置へデータを書込むと
き、その書込みを起動した直後または規定ステツ
プ後のマイクロ命令は主記憶装置への実際の書込
みが終了するまでマシンサイクルタイムを延長し
て待ち状態となつていた。

これは、異なる応答時間の記憶素子を混在して
使用し主記憶装置を構成したため番地により応答
時間が異なる場合や、キヤツシユメモリ装置など
によりアクセスのたびに応答時間が違う可能性の
ある場合に顕著であつた。

〔発明の目的〕

本発明の目的は主記憶装置へデータを書込むと
き、主記憶装置動作終了をまたずマイクロ命令処
理を続行し、主記憶装置動作中に新たな主記憶装
置起動を行うマイクロ命令が出現したならばその
マシンサイクルタイムを延長し、主記憶装置競合
を回避する処理方式を提供することにある。

〔発明の概要〕

本発明は、主記憶装置へ書込みを起動したマイ
クロ命令以後のマイクロ命令が、新たに主記憶装
置を参照しなければ、主記憶装置の動作状態に無
関係にマイクロ命令の実行を進行させることと、
新たに主記憶装置を参照するときはその起動しよ
うとしたマイクロ命令のマシンサイクルを主記憶
装置の動作終了まで延長し主記憶装置競合を回避
することを特徴とするものである。

〔発明の実施例〕

以下、本発明の一実施例を図により説明する。

第１図は従来の情報処理装置におけるマイクロ
命令実行制御回路を示している。

マイクロ命令はマイクロ命令記憶１に格納され
ている。マイクロ命令記憶１はマイクロアドレス
レジスタ２の指示する番地が読出されマイクロ命
令レジスタ３にセツトされる。マイクロアドレス
レジスタ２は加算器４により１番地先の値がセツ
トされる。マイクロアドレスレジスタ２、マイク
ロ命令レジスタ３はクロツク制御回路５で作られ
た同期信号６により更新される。

クロツク制御回路５は制御入力７が論理〓１”
であれば一定周期で周期信号６を出力する。制御
入力７が論理〓０”になると同期信号６は出力さ
れず待ち状態となつている。ここで同期信号６の
立上りから立上りまでをマシンサイクルタイムと
いう。

マイクロ命令レジスタ３には読出起動ビツト８
と書込起動ビツト９がある。これらのビツトの出
力は、ORゲート１０により論理和をとり、フリ
ツプフロツプ１１へ入力される。フリツプフロツ
プ１１は同期信号６をトリガとして信号線１２に
主記憶装置１３の起動信号を出力する。

主記憶装置１３は信号線１２によりアクセスが
起動され、アクセスが終了すると信号線１４に終
了信号を出力する。信号線１４はフリツプフロツ
プ１１のリセツト入力に接続されており、信号線
１２の起動信号をリセツトする。

制御入力７は信号線１２の反転であるため、主
記憶装置１３をアクセス中は制御入力７は論理〓
０”となり、マシンサイクルタイムを延長してい
る。

これらの信号の関係を第２図に示す。ここで、
図面に付した＃１，＃２，…は、対応するマイク
ロ命令の番号を示す。この図では、＃１が書込み
又は読出しのために主記憶の起動を要求するマイ
クロ命令であり、＃２〜＃４は、主記憶１３の起
動を要求しないで、たとえば、レジスタ（図示せ
ず）内のオぺランドに対する演算（演算器は簡単
化のために図示せず）を要求するマイクロ命令で
ある。またＣ１〜Ｃ４はマシーンサイクルの番地
である。この図から分かるように、マイクロ命令
＃１が主記憶の書込み又は読出しのいずれを要求
する場合でも、その命令の実行フエーズに対する
マシーンサイクルＣ３が主記憶１３の動作が終了
するまで後続のマイクロ命令＃２以降は、実行が
またされる。

このように従来の方式では主記憶装置を一度起
動すると、アクセスが終了するまで次のマイクロ
命令が主記憶装置を参照するか否かにかかわらず
マシンサイクルタイムを延長していた。

第３図は本発明の一実施例を示す。フリツプフ
ロツプ１５は読出起動であることのみを記憶し、
フリツプフロツプ１６は書込起動であることのみ
を記憶する。それぞれのフリツプフロツプの出力
１７，１８とアクセス起動信号１９はANDゲー
ト２０、NORゲート２１により制御入力７を作
る。出力１７が論理〓１”のとき、すなわち読出
起動の場合はNORゲート２１により制御入力７
が論理〓０”になり、同期信号６を延長する。し
かし、書込起動の場合は、書込起動中（出力１８
が論理〓１”）でありかつ、書込を起動したマイ
クロ命令以後で主記憶装置起動の要求がある（ア
クセス起動信号１９が論理〓１”）場合のみ制御
入力７は論理〓０”となり、同期信号６を延長す
る。

つまり書込起動であれば、それ以後のマイクロ
命令が主記憶装置を起動しようとしないかぎり、
マイクロ命令の処理を進行することができる。

第４図は本実施例を用いたときのタイムチヤー
トの一例を示す。図において、＃１は書き込みの
ために主記憶１３の起動を要求するマイクロ命
令、＃２，＃３は、主記憶１３の起動以外の処
理、たとえば、レジスタ（図示せず）内のオペラ
ンドに対する演算（そのための演算器は簡単化の
ために図示せず）を要求するマイクロ命令、＃４
は主記憶１３の起動を要求するマイクロ命令で、
ここでは読み出しのために主記憶１３の起動を要
求するマイクロ命令であると仮定している。さら
に、＃５はいずれの種類のマイクロ命令でもよ
い。なお、Ｃ１〜Ｃ６はマシンサイクルの番号で
ある。

図から分かるように、書き込みのために主記憶
１３の起動を要求するマイクロ命令＃１がマシー
ンサイクルＣ２の立上がりでマイクロ命令レジス
タ２にセツトされたときに、この命令の書込み起
動ビツト８が１であるため、次のマシーンサイク
ルＣ３の立上りにおいて、フリツプフロツプ１
１，１６がセツトされる。フリツプフロツプ１１
の出力信号１２が１となり、主記憶１３が起動さ
れる。このとき書込み起動ビツト８は、主記憶１
３にも送られ、書き込みのため起動であることを
主記憶１３に通知する。書き込むべきデータはた
とえばレジスタ３０から供給される。出力１８は
主記憶１３が書き込みのために起動中であること
を示し、後続のマイクロ命令の実行時にクロツク
延長をするか否かを判定するのに用いられる。こ
の書き込み動作はマイーンサイクルＣ５の途中ま
で続く。書き込みが終了すると、主記憶１３によ
り線１４が“０”となり、フリツプフロツプ１
５，１６をリセツトする（今の例では、フリツプ
フロツプ１５はリセツトしたままである）。

一方、この書き込みの動作の実行中に、次のマ
シーンサイクルＣ３の立上がり、主記憶起動を用
しないマイクロ命令＃２がマイクロ命令レジスタ
３にセツトされると、この命令の書き込み起動フ
ラグ８、読出し起動フラグ９はともに０と仮定し
ているので、アンドゲート２０は閉じたままであ
り、ノアゲート２１の出力７は１のままであり、
マシーンサイクルの延長はなされない。つまり、
本実施例では、先行するマイクロ命令＃１が主記
憶１３への書き込み起動命令で後続の命令＃２が
主記憶起動をしないマイクロ命令であるときに
は、クロツクの延長をしないようになつている。

こうして、次のマシーンサイクルＣ４の立上が
りで、このマイクロ命令＃２の実行が開始され
る。同様に、次のマイクロ命令＃３も、更に次の
マシーンサイクルＣ５の立上がりで実行開始され
る。

このマシーンサイクルＣ５での立上がりにおい
て、次のマイクロ命令＃４がマイクロ命令レジス
タにセツトされると、本実施例では、先行命令
＃１のための、主記憶１３の動作はマシーンサイ
クルＣ５の後半において終了すると仮定してい
る。

したがつて、マイクロ命令＃４がマイクロ命令
レジスタ３にセツトされた時点では、フリツプフ
ロツプ１６はセツトされたままである。マイクロ
命令＃４の書き込みフラグ９によりオアゲート１
０の出力１９は１となるので、アンドゲート２０
の出力は１となり、ノアゲート２１の出力７は０
となる。こうして、クロツク制御回路５は、マイ
クロ命令＃１のための主記憶書き込みが終了しな
い間に後続のマイクロ命令＃４が主記憶の起動を
要求したとき、クロツクの延長を行う。

マイクロ命令＃１のための主記憶書き込みが終
了したために終了信号１４が主記憶１３より延長
されたマシーンサイクル＃５の後半で出力される
と、フリツプフロツプ１６がリセツトされ、クロ
ツクの延長が中止される。

こうして、次のマシーンサイクルＣ６がこの一
定時間後に立上がると、フリツプフロツプ１１と
１５が、マイクロ命令＃４内の読み出しフラグＲ
８によりマシーンサイクルＣ６の立上がり時にセ
ツトされ、その後、このマイクロ命令の実行がな
される。

以上のごとく、本実施例では、書き込みのため
に主記憶を起動するマイクロ命令＃１の実行中で
も、マイクロ命令レジスタ３内に取り込まれた後
続のマイクロ命令がマイクロ命令＃２，＃３のよ
うに主記憶起動を要求しないときには、クロツク
の延長をしない。その後続のマイクロ命令がマイ
クロ命令＃４のごとく主記憶起動を要求すると
き、マイクロ命令＃１のための主記憶起動が終了
するまでクロツクを延長する。

なお、マイクロ命令＃４が読み出しのための主
記憶起動命令であるため、第３図のフリツプフロ
ツプ１５がマシーンサイクルＣ５の立上がり時に
セツトされ、その出力１７によりオアゲート２１
の出力７が０になり、クロツク制御回路５は、ク
ロツクの延長を行う。

このように書込みによる主記憶装置の起動であ
れば、主記憶装置の起動に関係ないマイクロ命令
の処理は遅滞なく進行できる。

また、書込起動中に書込みを起動したマイクロ
命令以後で主記憶装置起動要求があると、主記憶
装置を起動しようとしたマイクロ命令のマシンサ
イクルタイムを現在実行中の主記憶装置動作が終
了するまで延長することにより、主記憶装置の競
合をさけることができる。

〔発明の効果〕

本発明によれば、マイクロ命令が主記憶装置か
らのデータの読み出しを起動し、主記憶装置がそ
の読み出しを終了するまでは、そのマイクロ命令
以降のマイクロ命令の実行をまたせるが、マイク
ロ命令が主記憶装置へのデータ書込みを起動する
命令である場合、主記憶装置がその書込みを終了
しなくても、起動したマイクロ命令以後のマイク
ロ命令は主記憶装置を起動しようとしない限りそ
の処理を続行できる。しかも、以上の制御をクロ
ツクの延長をするかしないかという簡単な制御で
実現できる。

また、起動した書込みが終了しないうちにマイ
クロ命令が新たに主記憶装置を起動しようとして
も、起動しようとするマイクロ命令自体のマシン
サイクルタイムが延長され、現在実行中の書込み
が終了するまで待た状態となり主記憶アクセスが
競合することはない。

【図面の簡単な説明】

第１図は従来のマイクロ命令実行制御回路例、
第２図は従来例のタイミングチヤート、第３図は
本発明の実施例、第４図は実施例のタイミングチ
ヤートを示す。 １５……フリツプフロツプ、１６……フリツプ
フロツプ、２０……ANDゲート、２１……NOR
ゲート。

Claims (1)

1. 【特許請求の範囲】 １ 主記憶装置、マイクロ命令記憶装置と、この
   マイクロ命令記憶装置から読み出すべきマイクロ
   命令のアドレスを、クロツクのそれぞれのサイク
   ルに順次読み出す、該クロツクの応答するマイク
   ロ命令読み出し回路と、このマイクロ命令記憶装
   置から順次読み出されたマイクロ命令を、それぞ
   れが読み出されたサイクルの次ぎのサイクルで順
   次保持する、該クロツクに応答するマイクロ命令
   レジスタと、このレジスタに順次保持されたマイ
   クロ命令をそれぞれが保持されたサイクルの次ぎ
   のサイクルで順次実行する、該クロツクに応答す
   る実行回路と、該クロツクを発生し、上記マイク
   ロ命令読み出し回路、マイクロ命令レジスタと、
   実行回路に供給するクロツク発生回路とを有する
   情報処理装置において、 該マイクロ命令レジスタにマイクロ命令が保持
   されたサイクルの次ぎのサイクルで該クロツク信
   号に応答し、その保持されたマイクロ命令が、該
   主記憶装置をデータ読み出しのためにアクセスす
   る第１のマイクロ命令であるとき第１の状態にセ
   ツトされ、その後該主記憶装置から所定の信号線
   を介して供給されるアクセス完了を示す信号に応
   答して第２の状態にリセツトされる第１のフリツ
   プフロツプと、 該マイクロ命令レジスタにマイクロ命令が保持
   されたサイクルの次ぎのサイクルで該クロツク信
   号に応答し、その保持されたマイクロ命令が、該
   主記憶装置をデータ書き込みのためにアクセスす
   る第２のマイクロ命令であるとき第１の状態にセ
   ツトされ、その後該主記憶装置から該信号線を介
   して供給されるアクセス完了を示す信号に応答し
   て第２の状態にリセツトされる第２のフリツプフ
   ロツプと、 該マイクロ命令レジスタにマイクロ命令が保持
   されたサイクルの次ぎのサイクルで該クロツク信
   号に応答し、その保持されたマイクロ命令が該第
   １のマイクロ命令もしくは該第２のマイクロ命令
   であるとき該主記憶装置をアクセスする手段と、 該第１のフリツプフロツプからの、それが第１
   の状態にセツトされていることを示す出力に応答
   して、その後クロツクを延長すべきことを該クロ
   ツク発生回路に指示し、該第２のフリツプフロツ
   プからの、それが第１の状態でセツトされている
   ことを示す出力と該第２のマイクロ命令より後に
   該マイクロ命令レジスタに保持された、該主記憶
   装置を読み出しまたは書き込みのためにアクセス
   する第３のマイクロ命令に応答して、その後クロ
   ツクを延長すべきことを該クロツク発生回路に指
   示し、該第２のフリツプフロツプから、それが第
   １の状態にセツトされていることを示す出力が供
   給されているときでも、該第２のマイクロ命令よ
   り後に該マイクロ命令レジスタに保持されたマイ
   クロ命令が、該主記憶装置を読み出しまたは書き
   込みのためにアクセスするマイクロ命令でないと
   きには、該クロツクの延長を指示しない論理回路
   とを有する情報処理装置。