JPH0448267B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 この発明は、複数のレジスタをもつ処理装置を
共通バスに接続して制御を行うバス応答制御回路
において、スレーブ装置のいずれのレジスタを使
用するかをデコードするアドレスデコーダと、デ
コードされた夫々のレジスタが正規の応答可能か
否かを即ちビジーであるか否かを判別するレジス
タ属性チエツク部を設け、このチエツクした結果
が応答可能の場合に、マスタ装置に対して所定の
データ転送を行い、一方、チエツクした結果が応
答不可能の場合に、マスタ装置に対してリラン信
号を通知して再度マスタ装置から当該スレーブ装
置に対してアクセスさせることにより、スレーブ
装置の状態に応じた効率良好な応答を行うように
している。

〔産業上の利用分野〕

本発明は、共通バスに接続されたマスク装置か
らスレーブ装置に対するデータ転送要求に対して
当該スレーブ装置内における各レジスタの使用状
況に合わせた態様でデータ転送を制御するように
したバス応答制御回路に関するものである。

〔従来の技術〕 最近の計算機システムの著しい普及に伴つて処
理すべきデータ量、データ種別などが増加し、計
算機システムの処理能力の向上が益々要求される
ようになつてきた。このような状況から例えば特
開昭61−267850号公報に記載されているように、
共通バスに接続される複数のレジスタをもつスレ
ーブ装置において、マスタ装置からのデータ転送
要求に対して、第４図に示すように、当該スレー
ブ装置がビジーでない場合にはデータ転送を行
い、一方、ビジーの場合（内部処理を実行中の場
合）にはリラン信号をマスタ装置に通知して当該
マスタ装置がスレーブ装置に対して再アクセスを
行わせることが考慮されている。

〔発明が解決しようとする問題点〕

このため、スレーブ装置内において、データ転
送に使用しようとするレジスタがたとえ現在の内
部処理に使用されていないレジスタであつても、
一律にビジーとなつてしまい、リラン信号をマス
タ装置に通知して再アクセスを繰り返し実行し、
当該スレーブ装置の内部処理が全て終了して正規
の応答が可能となるまで、再アクセスを要求しな
ければならず、ターンアウランドを遅延させてし
まうという問題点があつた。

〔問題点を解決するための手段〕

本発明は、前記問題点を解決するために、スレ
ーブ装置のいずれのレジスタを使用するかをデコ
ードするアドレスデコーダと、デコードされた
夫々の当該レジスタが使用中であるか否かを判別
するレジスタ属性チエツク部と、このチエツクさ
れた結果に基づいて、データをマスタ装置に転
送、あるいはリラン信号をマスタ装置に通知する
応答制御部とを設け、このチエツクした結果が応
答可能の場合に、マスタ装置に対して所定のデー
タ転送を行い、一方、チエツクした結果が応答不
可能の場合に、マスタ装置に対してリラン信号を
通知して再度マスタ装置から当該スレーブ装置に
対してアクセスさせるようにしている。

第１図を用いて問題点を解決するための手段を
説明する。

第１図において、マスタ装置１は、共通バス４
に接続された処理装置であつて、当該処理装置が
バスアービタ３に対して共通バスの使用権を要求
して得られた時に当該マスタ装置１となるもので
ある。

スレーブ装置２は、共通バス４に接続された処
理装置であつて、マスタ装置１からデータ転送要
求のあつたものが当該スレーブ装置２となるもの
である。このスレーブ装置２は、アドレスデコー
ダ２−１、レジスタ属性チエツク部２−２、応答
制御部２−３、およびデータ処理部２−４などか
ら構成されている。

アドレスデコーダ２−１は、マスタ装置１から
スレーブ装置２に対してデータ転送要求に基づい
て、いずれのレジスタを使用するかをデコードす
るものである。

レジスタ属性チエツク部２−２は、マスタ装置
１からのデータ転送要求に対応してデコードした
使用しようとするレジスタが、現在使用中である
か否かをチエツクするものである。

応答制御部２−３は、レジスタ属性チエツク部
２−２からの応答可能信号／応答不可能信号に対
応してマスタ装置１に対してデータ転送を行つた
り、あるいはリラン信号の通知を行うものであ
る。

共通バス４は、マスタ装置１およびスレーブ装
置２に対して設けられた共通のバスである。

〔作用〕

第１図に示す構成を採用し、バスアービタ３に
対してバス使用権を要求して獲得したマスタ装置
１が、スレーブ装置２に対してデータ転送要求を
通知する。このデータ転送要求の通知を受けたス
レーブ装置２は、アドレスデコーダ２−１を用い
ていずれのレジスタが使用されるかをデコード
し、このデコードした情報をレジスタ属性チエツ
ク部２−２に通知する。このデコード情報の通知
を受けたレジスタ属性チエツク部２−２は、この
使用しようとするレジスタが、現在の処理に何等
かの影響を与えるあるいは何等かの影響を受ける
ものでないか否かを判別する。即ち、ビジーであ
るか否かを判別する。そして、何らかの影響を与
えないあるいは何らかの影響を受けるものでない
と判別した場合には、所定のデータ転送を行う。
一方、そうでない場合には、リラン信号をマスタ
装置１に通知し、このマスタ装置１から再度当該
スレーブ装置２をアクセスするようにする。

以上のように、スレーブ装置２内の各レジスタ
単位にその使用の可否を判別してマスタ装置１か
らのデータ転送要求に応答することにより、共通
バス４のターンアラウンド時間を短縮することが
可能となる。

〔実施例〕

次に、第２図および第３図を用いて本発明の１
実施例構成および動作を説明する。

第２図において、レジスタ属性チエツク部２−
２は、マスタ装置１からスレーブ装置２に対して
通知されたデータ転送要求に対応してアドレスデ
コーダ２−１を用いてデコードしたこれから使用
しようとするレジスタの選択信号と、データ処理
部２−４が現在実行中であることを示すビジー信
号との論理演算を行い、応答可能あるいは応答不
可能のいずれかを応答制御部２−３に通知するも
のである。この応答可能あるいは応答不可能のい
ずれかの通知を受けた応答制御部２−３は、共通
バス４を介してマスタ装置１に対して所定のデー
タの転送を行つたり、あるいはリラン信号をマス
タ装置１に対して通知して再度当該マスタ装置１
からスレーブ装置２をアクセスしたりするように
している。

次に、第３図を用いて第２図に示す構成の動作
を詳細に説明する。

まず、スレーブ装置２がビジーの場合における
データ転送について説明する。

第３図図中は、バスアービトレーシヨンを行
う状態を示す。これは、バスアービタ３に対して
共通バス４の使用権を要求して獲得する状態を意
味してる。この共通バス４の使用権を獲得した処
理装置をマスタ装置１と言い、以降は当該マスタ
装置１のみがスレーブ装置２との間でデータ転送
を行うことができるものである。

図中は、アクセスがＡレジスタであるとデコ
ードする状態を示す。これは、マスタ装置１から
スレーブ装置２に対するデータ転送要求に基づい
て、アドレスデコーダ２−１がいずれのレジス
タ、ここではＡレジスタを使用しようとしている
かをデコードする状態を示す。

図中は、属性をチエツクする状態を示す。こ
れは、レジスタ属性チエツク部２−２が、アドレ
スデコーダ２−１によつてデコードされた使用し
ようとするレジスタ、ここではＡレジスタに対し
て、データ処理部２−４によつて現在の処理中で
使用されているか否かの属性をチエツクすること
を意味している。この属性のチエツクの結果、内
部データ処理の実行中のアクセスがこの処理に何
らかの影響を与えない（与える）／あるいは何ら
かの影響を受けない（受ける）かを応答制御部２
−３に通知する。ここでは、第２図図中レジスタ
属性チエツク部２−２中のＡレジスタセレクトに
対しては、データ処理部２−４からのビジー信号
との論理演算を行つておらず、いつでも使用し得
る種類のレジスタであるので、何らかの影響を与
えない／あるいは何らかの影響を受けないと判別
し、応答可能信号をONにして応答制御部２−３
に通知する。尚、演算処理中にアクセスでいない
レジスタとしては、例えば現在実行中の演算のソ
ースまたはデイステイネーシヨンレジスタ、コン
デイシヨンコードレジスタなどがある。一方、演
算処理中でもアクセス可能なレジスタとしては、
例えば現在実行中の演算の対象でないデータレジ
スタ、演算処理装置のビジー状態を表示、制御す
るステータスレジスタなどがある。

図中は、データ転送を行う状態を示す。これ
は、図中で内部データ処理の実行中のアクセス
がこの処理に何らかの影響を与えない／あるいは
何らかの影響を受けないと判別されたので、応答
制御部２−３は、共通バス４を介してマスタ装置
１に対して所定のデータの転送を行う。

次に、図中ないしを用いて内部データ処理
の実行中のアクセスがこの処理に何らかの影響を
与える／あるいは何らかの影響を受ける場合につ
いて説明する。

図中は、図中と同様に、バスアービトレー
シヨンを行う状態を示す。

図中は、アクセスがＣレジスタであるとデコ
ードされた状態を示す。

図中は、属性をチエツクする状態を示す。こ
れは、レジスタ属性チエツク部２−２が、アドレ
スデコーダ２−１によつてデコードされた使用し
ようとするレジスタ、ここではＣレジスタに対し
て、データ処理部２−４によつて現在の内部デー
タ処理の実行中のアクセスがこの処理に何らかの
影響を与えない（与える）／あるいは何らかの影
響を受けない（受ける）かを応答制御部２−３に
通知する。ここでは、第２図図中レジスタ属性チ
エツク部２−２中のＣレジスタセレクトに対して
は、データ処理部２−４からのビジー信号との論
理演算を行つており、このＣレジスタがビジーの
状態にあるので、何らかの影響を与える／あるい
は何らかの影響を受けると判別され、応答可能信
号をOFFにして応答制御部２−３に通知する。

図中は、リラン信号をマスタ装置１に通知す
る状態を示す。これは、図中で内部データ処理
の実行中のアクセスがこの処理に何らかの影響を
与える／あるいは何らかの影響を受けると判別さ
れたので、応答制御部２−３は、共通バス４を介
してマスタ装置１に対してリラン信号の通知を行
い、再度マスタ装置１から当該スレーブ装置２に
対してアクセスを行わせるものである。

次に、スレーブ装置２がビジーでない場合の動
作を説明する。

第３図図中は、図中と同様に、バスアービ
トレーシヨンを行う状態を示す。

図中は、図中と同様に、アクセスがＣレジ
スタであるとデコードされた状態を示す。

図中〓は、図中と同様に、属性をチエツクす
る状態を示す。この場合には、スレーブ装置２が
ビジーでないので、全てのレジスタに対して使用
可能であるので、応答可能信号をONにして応答
制御部２−３に通知する。

図中〓は、図中と同様に、データ転送を行う
状態を示す。

〔発明の効果〕

以上説明したように、本発明によれば、スレー
ブ装置のいずれのレジスタを使用するかをデコー
ドするアドレスデコーダと、デコードされた夫々
のレジスタが正規の応答可能か否かを判別するレ
ジスタ属性チエツク部を設け、このチエツクした
結果が応答不可能の場合に、マスタ装置に対して
リラン信号を通知して再度マスタ装置から当該ス
レーブ装置に対してアクセスさせる構成を採用し
ているため、マスタ装置からスレーブ装置に対す
るデータ転送要求に対して当該スレーブ装置のレ
ジスタの使用状況に応じた効率良好な応答が可能
となり、共通バスのターンアラウンド時間を短縮
することができる。

【図面の簡単な説明】

第１図は本発明の原理的構成図、第２図は本発
明の１実施例構成図、第３図は本発明に係わる共
通バス制御の動作説明図、第４図は従来の共通バ
ス制御の動作説明図を示す。 図中、１はマスタ装置、２はスレーブ装置、２
−１はアドレスデコーダ、２−２はレジスタ属性
チエツク部、２−３は応答制御部、２−４はデー
タ処理部、３はバスアービタ、、４は共通バスを
表す。

Claims (1)

1. 【特許請求の範囲】 １ 複数のレジスタをもつ処理装置を共通バスに
   接続して制御を行うバス応答制御回路において、 マスタ装置１からスレーブ装置２に対するデー
   タ転送要求に基づいて、当該スレーブ装置２のい
   ずれのレジスタを使用されようとしているかをデ
   コードするアドレスデコーダ２−１と、 このアドレスデコーダ２−１によつてデコード
   された当該レジスタが使用中であるか否かを判別
   するレジスタ属性チエツク部２−２と、 このレジスタ属性チエツク部２−２によつてチ
   エツクされた結果に基づいて、データをマスク装
   置１に転送、あるいは再アクセスを要求するため
   のリラン信号をマスタ装置１に通知する応答制御
   部２−３とを備え、 このチエツクした結果が応答可能の場合に、マ
   スタ装置１に対して所定のデータ転送を行い、一
   方、チエツクした結果が応答不可能の場合に、マ
   スタ装置１に対してリラン信号を通知して再度マ
   スタ装置１から当該スレーブ装置２に対してアク
   セスさせる制御を行わせるよう構成したことを特
   徴とするバス応答制御回路。