JPH04493Y2 - - Google Patents

Info

Publication number
JPH04493Y2
JPH04493Y2 JP1987131457U JP13145787U JPH04493Y2 JP H04493 Y2 JPH04493 Y2 JP H04493Y2 JP 1987131457 U JP1987131457 U JP 1987131457U JP 13145787 U JP13145787 U JP 13145787U JP H04493 Y2 JPH04493 Y2 JP H04493Y2
Authority
JP
Japan
Prior art keywords
pattern
row
column
contacts
key switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1987131457U
Other languages
English (en)
Other versions
JPS6436932U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987131457U priority Critical patent/JPH04493Y2/ja
Publication of JPS6436932U publication Critical patent/JPS6436932U/ja
Application granted granted Critical
Publication of JPH04493Y2 publication Critical patent/JPH04493Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Contacts (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は回路基板上に設けられるキースイツチ
装置に関し、特にキースイツチ接点を電気的に接
続するパターンの構成に関するものである。
〔従来の技術〕
従来この種のキースイツチ装置としては、例え
ば電話機のダイヤルスイツチ部に使用されるもの
として第2図に示されるものがある。
同図は片面だけに回路パターンが形成される回
路基板のパターン図であり、1は行接点1aおよ
び列接点1bから成るキースイツチ接点、2は各
行の行接点1aを各行ごとに電気的に接続する細
い銅箔からなる行パターン、3は各列の列接点1
bを各列ごとに電気的に接続する細い銅箔からな
る列パターンである。行パターン2はダイヤル
ICのロウアドレスに、列パターン3はダイヤル
ICのコラムアドレスに接続される。また、列パ
ターン3どうしが交わるパターン箇所において
は、一方の列パターン3が分断され、他方の絶縁
膜が被せられた列パターン3の上にカーボンから
成る細いパターン3a,3bがジヤンパとして形
成され、分断されたパターンを電気的に導通させ
ている。
〔考案が解決しようとする問題点〕
しかしながら上記構成のキースイツチ装置に
は、以下に述べる問題点があつた。
第1に、各行ごとの行接点および各列ごとの列
接点を電気的に接続するパターンの配設が複雑と
なり、パターンの設計をするのに時間を要し、さ
らに出来上がつた複雑なパターンは雑音の影響を
受け易いという問題があつた。
第2に、パターンどうしの交点に設けられるジ
ヤパンとしての細いパターン3a,3bは抵抗分が
高く、キースイツチが押下されて検出回路に入力
される電圧レベルが高くなつてキースイツチの誤
検出を生じるという問題もあつた。これを第3図
の等価回路図を参照して以下に詳述する。
同図において、5はダイヤルICであり、ダイ
ヤルIC5の出力ポート5aと入力ポート5bと
の間は回路基板上の銅箔パターンに相当する配線
6によりキースイツチ7を介して接続され、また
この配線6には前述のジヤンパとしての細いカー
ボンパターンに相当する等価抵抗R0が挿入され
ている。また、出力ポート5aはダイヤルIC5
内でゲート8に、入力ポート5bはゲート9に接
続され、ゲート8は電源VSSに接続され、入力ポ
ート5bは抵抗R1を介して電源VDDに吊り上げら
れている。
キースイツチ7が閉じられた時にゲート9に入
力される電圧Vは次式のようになる。
V=R0×VDD−VSS/R0+R1 ここで簡略化するために、R0=R1、VSS=0と
すると上式は次のようになる。
V=R0×VDD/2R0=VDD/2 つまり、キースイツチ7の押下時にダイヤル
IC5に検出される電圧レベルはVDD/2となり、
ゲート9のスレシホールドレベルを仮にVDD/3
以下だとすると、入力ポート5bの電圧レベルは
これ以下に低下しきらず、このキースイツチ7の
押下は検出されないことになる。
〔問題点を解決するための手段〕
本考案は上記問題点を解消するためになされた
もので、行接点または列接点のいずれか一方を銅
箔からなる細いパターンにより接続し、他方を絶
縁膜を介してカーボンからなる太いパターンによ
り接続したものである。
〔作用〕
各接点を接続するパターンの構成は簡略化さ
れ、かつ、パターンのジヤンパ箇所は無くなる。
〔実施例〕
次に本考案について図面を参照して説明する。
第1図は本考案を電話機のダイヤルスイツチ部に
適用した一実施例を表わすパターン図である。
同図aは回路基板上に最初に形成される銅箔か
らなるパターンのパターン図であり、11,12
は回路基板上にマトリクス状に配設される行接
点、列接点であり、これらはキースイツチ接点を
構成し、行接点11は各行ごとに一本の細い行パ
ターン13により電気的に接続され、各行パター
ン13の一端はダイヤルICの各ロウアドレスに
接続される。また、列接点12は、図の各列の一
番下に位置するものがダイヤルICのコラムアド
レスにパターン14によつて接続される。なお、
15はアース電位に接続されているアースパター
ンであり、行接点11および列接点12の部分を
除く銅箔パターン上にはレジスト処理が施され、
絶縁膜が形成される。
同図bは、aに示されるパターンが回路基板上
に形成された後にこのパターン上に形成されるパ
ターンのパターン図であり、16は各行接点11
上にこれと電気的に導通して形成されるカーボン
からなる行接点カーボン層、17は各列接点12
を各列ごとに電気的に接続する一本の太いカーボ
ンからなる列パターンである。この各列パターン
17はパターン14により、ダイヤルICの各コ
ラムアドレスに電気的に導通している。
このような構成において、各キースイツチ接点
上にはキースイツチ(図示せず)が配設され、キ
ースイツチが押下された箇所の行接点カーボン層
16と列パターン17とはキースイツチによつて
電気的に接続され、この箇所の下層に位置する行
接点11と列接点12とは導通し、行パターン1
3とパターン14によつてこの導通箇所はダイヤ
ルICに伝えられ、ダイヤルICはキースイツチの
押下箇所を検出する。
以上のように本実施例によれば、行パターン1
3および列パターン17を直線状に配設すること
が可能になり、パターン構成は簡略化されて回路
の耐ノイズ性能は向上し、さらに、第1図aに示
されるような広い面積のアースパターン15を配
設することが出来るようになつて回路の耐ノイズ
性能は尚一層向上する。また、従来のようにパタ
ーンどうしが交わらないため、ジヤンパ箇所は無
くなり、このため、従来のようなジヤンパ部分の
抵抗分によるダイヤルICのキースイツチの誤検
出は無くなる。また、列パターン17は安価なカ
ーボンを用いているため、パターンの製作コスト
は低減する。
なお、上記実施例はキースイツチ接点が4行で
3列のものを示したがこれに限定されることはな
く、また、上記実施例は電話機に適用したものを
示したが他の一般のスイツチ装置に適用しても良
く、また、上記実施例は列接点を太いカーボンパ
ターンにより、行接点を細い銅箔パターンにより
接続したがこの逆であつても良く、上記実施例と
同様な効果を奏する。
〔考案の効果〕
以上説明したように本考案は、行接点または列
接点のいずれか一方を銅箔からなる細いパターン
により接続し、他方を絶縁膜を介してカーボンか
らなる太いパターンにより接続したことにより、
各接点を接続するパターンの構成は簡略化され、
パターンの設計は短時間で行なえ、かつ、回路へ
の雑音の影響は少なくなるという効果を有し、ま
た、パターンのジヤンパ箇所は無くなるためにパ
ターンの有する抵抗分は高くならず、キースイツ
チの誤検出は生じなくなるという効果も有する。
また、パターンに安価なカーボンを用いるため、
パターンの製作コストが低減されるという効果も
有する。
【図面の簡単な説明】
第1図は本考案の一実施例を表わすパターン
図、第2図は従来のパターン図、第3図は従来の
問題点を説明するための等価回路図である。 11……行接点、12……列接点、13……行
パターン、14……列パターン、15……アース
パターン、16……行接点カーボン層、17……
列パターン。

Claims (1)

    【実用新案登録請求の範囲】
  1. 回路基板上にマトリクス状に配設される行接点
    および列接点からなるキースイツチ装置におい
    て、前記行接点および列接点と前記行接点または
    列接点のいずれか一方を各行または各列ごとに電
    気的に接続する細いパターンとを銅箔により形成
    し、前記行接点および列接点を除く前記銅箔上に
    絶縁膜を形成し、前記パターンを接続されていな
    い前記行接点または列接点を各行または各列ごと
    にカーボンからなる太いパターンにより電気的に
    接続したことを特徴とするキースイツチ装置。
JP1987131457U 1987-08-31 1987-08-31 Expired JPH04493Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987131457U JPH04493Y2 (ja) 1987-08-31 1987-08-31

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987131457U JPH04493Y2 (ja) 1987-08-31 1987-08-31

Publications (2)

Publication Number Publication Date
JPS6436932U JPS6436932U (ja) 1989-03-06
JPH04493Y2 true JPH04493Y2 (ja) 1992-01-09

Family

ID=31387544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987131457U Expired JPH04493Y2 (ja) 1987-08-31 1987-08-31

Country Status (1)

Country Link
JP (1) JPH04493Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199922U (ja) * 1981-06-15 1982-12-18

Also Published As

Publication number Publication date
JPS6436932U (ja) 1989-03-06

Similar Documents

Publication Publication Date Title
US6362509B1 (en) Field effect transistor with organic semiconductor layer
KR930009024B1 (ko) 반도체 집적회로장치
US4400758A (en) Capacitance switch arrangement
KR940012602A (ko) 반도체 장치
US5111271A (en) Semiconductor device using standard cell system
US5229629A (en) Semiconductor integrated circuit having improved cell layout
JPH04493Y2 (ja)
US5691574A (en) Semiconductor device capable of high speed operation and being integrated with high density
JPH0549966B2 (ja)
US4803315A (en) Printed circuit board
JPS5853635Y2 (ja) X−y接点構造
JPH07114258B2 (ja) 半導体メモリ
KR100287826B1 (ko) 반도체 메모리 장치
US6380567B1 (en) Semiconductor device and fabrication method thereof
JPH02126665A (ja) 半導体装置
EP0150600A2 (en) Membrane switch assembly
KR920005338A (ko) 반도체장치 제조방법
KR920007093A (ko) 하이브리드형 반도체장치
JP2778235B2 (ja) 半導体装置
JPS60165752A (ja) 半導体集積回路
JPS5968047A (ja) 入力装置
CN117173751A (zh) 显示面板及其驱动方法
JPH06252367A (ja) Cmos基本セルを有する半導体装置
JPH04218948A (ja) 半導体集積回路装置
JPH0834247B2 (ja) 半導体集積回路装置