JPH04218948A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04218948A JPH04218948A JP15784990A JP15784990A JPH04218948A JP H04218948 A JPH04218948 A JP H04218948A JP 15784990 A JP15784990 A JP 15784990A JP 15784990 A JP15784990 A JP 15784990A JP H04218948 A JPH04218948 A JP H04218948A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- signal lines
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路の配線系に関するものであ
る。
る。
第４図および第５図は、従来の半導体集積回路装置の配
線の一部を示す斜視図、第６図は、第４図に示すＡ点の
電圧波形を示すグラフ、第７図は第４図に示すＢ点のク
ロストークノイズ波形を示すグラフである。図において
、（１）〜（３）はＡｌ配線、（４），（５）はポリシ
リコン。（６ａ），（６ｂ）はコンタクトである。
線の一部を示す斜視図、第６図は、第４図に示すＡ点の
電圧波形を示すグラフ、第７図は第４図に示すＢ点のク
ロストークノイズ波形を示すグラフである。図において
、（１）〜（３）はＡｌ配線、（４），（５）はポリシ
リコン。（６ａ），（６ｂ）はコンタクトである。
次に動作について説明する。内部回路から出力される出
力信号ａはポリシリコン（４）、コンタクト（６ａ）を
通つてＡｌ線（１）へ通じる。また信号ｂはＡｌ配線（
３）から、コンタクト（６ｂ）、ポリシリコン（５）を
通つて内部回路へ入力される。
力信号ａはポリシリコン（４）、コンタクト（６ａ）を
通つてＡｌ線（１）へ通じる。また信号ｂはＡｌ配線（
３）から、コンタクト（６ｂ）、ポリシリコン（５）を
通つて内部回路へ入力される。
第４図のような平行信号線路において互いの信号線路間
隔が狭くなると、一方の信号線路の信号の変化によつて
他方の信号線路にクロストークノイズが発生する。例え
ば第４図のＡｌ配線（１）上のＡ点に第６図に示すよう
な、波形が入つたとすると、第４図のＡｌ配線（３）上
のＢ点には第７図のようなクロストークノイズ波形が発
生する。これは、Ａｌ配線（１）、（３）における、抵
抗、自己．相互容量及びインダクタンスによるもので各
信号線路幅及び各信号線路間隔が小さくなる程、クロス
トークノイズは大きくなつて発生される。
隔が狭くなると、一方の信号線路の信号の変化によつて
他方の信号線路にクロストークノイズが発生する。例え
ば第４図のＡｌ配線（１）上のＡ点に第６図に示すよう
な、波形が入つたとすると、第４図のＡｌ配線（３）上
のＢ点には第７図のようなクロストークノイズ波形が発
生する。これは、Ａｌ配線（１）、（３）における、抵
抗、自己．相互容量及びインダクタンスによるもので各
信号線路幅及び各信号線路間隔が小さくなる程、クロス
トークノイズは大きくなつて発生される。
また従来は上記クロストークノイズを低減する為に、第
５図に示すごとく、Ａ■配線（１）、（３）間に接地電
圧レベルのＡ■配線（２）によるガードラインを配置す
る方法があつた。従来、信号線路間に配置するガードラ
インについては、接地電位レベルにするのが有効である
が、ガードラインの接地箇所によつては、クロストーク
ノイズが増えることがあつた。
５図に示すごとく、Ａ■配線（１）、（３）間に接地電
圧レベルのＡ■配線（２）によるガードラインを配置す
る方法があつた。従来、信号線路間に配置するガードラ
インについては、接地電位レベルにするのが有効である
が、ガードラインの接地箇所によつては、クロストーク
ノイズが増えることがあつた。
従来の半導体集積回路装置は以上のように構成されてい
るので、クロストークノイズが低減の為にガードライン
を配置すると、場合によつては逆にクロストークノイズ
を増加させるという問題点があつた。
るので、クロストークノイズが低減の為にガードライン
を配置すると、場合によつては逆にクロストークノイズ
を増加させるという問題点があつた。
この発明は上記のような問題点を解消する為になされた
もので、クロストークノイズを効率よく低減できる半導
体集積回路装置を得ることを目的とする。
もので、クロストークノイズを効率よく低減できる半導
体集積回路装置を得ることを目的とする。
この発明に係る半導体集積回路装置は２つの信号線路の
平行線路に入れたガードラインにおける平行線路両端部
を接地するように配置したものである。
平行線路に入れたガードラインにおける平行線路両端部
を接地するように配置したものである。
この発明における半導体集積回路装置は２つの信号線路
の平行線路間に入れた平行線路両端部接地のガードライ
ンにより、２つの信号線路間のクロストークノイズを低
減する。
の平行線路間に入れた平行線路両端部接地のガードライ
ンにより、２つの信号線路間のクロストークノイズを低
減する。
以下、この発明の一実施例を図について説明する。第１
図は半導体集積回路装置の配線の一部形状を示す斜視図
である。図において、（１）〜（５）、（６ａ）、（６
ｂ）は第４図および第５図の従来例に示したものと同等
であるので説明を省略する。（６ｃ）〜（６ｅ）はコン
タクト，（７ａ），（７ｂ）は拡散領域、（８）は基板
である。Ａ■配線（２）は、接地電圧レベルを有し、Ａ
■配線（１）及び、Ａ■配線（３）の間に位置する。ま
たＡ■配線（２）はコンタクト（６ｃ）、拡散領域（７
ａ）を、またコンタクト（６ｅ）、拡散領域（７ｂ）を
通つて基板（８）へ電気的に接続され接地電圧レベルを
保つ。
図は半導体集積回路装置の配線の一部形状を示す斜視図
である。図において、（１）〜（５）、（６ａ）、（６
ｂ）は第４図および第５図の従来例に示したものと同等
であるので説明を省略する。（６ｃ）〜（６ｅ）はコン
タクト，（７ａ），（７ｂ）は拡散領域、（８）は基板
である。Ａ■配線（２）は、接地電圧レベルを有し、Ａ
■配線（１）及び、Ａ■配線（３）の間に位置する。ま
たＡ■配線（２）はコンタクト（６ｃ）、拡散領域（７
ａ）を、またコンタクト（６ｅ）、拡散領域（７ｂ）を
通つて基板（８）へ電気的に接続され接地電圧レベルを
保つ。
次に動作について説明する。第２図に示すような３線路
モデルを考えるとき、中間線路の接地箇所を変化させる
とクロストークノイズは第３図に示すようになり、中間
線路が両端で接地されていればクロストークノイズは最
も低減される。
モデルを考えるとき、中間線路の接地箇所を変化させる
とクロストークノイズは第３図に示すようになり、中間
線路が両端で接地されていればクロストークノイズは最
も低減される。
したがつて第１図の装置においてＡ■配線（１）上のＡ
点で信号変化があつた場合、ガードラインであるＡ■配
線（２）はコンタクト（６ｃ）、（６ｅ）により接地さ
れている為、Ａ■配線（３）のＢ点、Ｄ点に起こるクロ
ストークノイズは効率よく低減することができる。
点で信号変化があつた場合、ガードラインであるＡ■配
線（２）はコンタクト（６ｃ）、（６ｅ）により接地さ
れている為、Ａ■配線（３）のＢ点、Ｄ点に起こるクロ
ストークノイズは効率よく低減することができる。
以上のように、この発明によれば、２つの異なつた平行
信号線路間に接地電位のガードラインを配置し、さらに
、ガードラインは、平行信号線路両端部分において、接
地するように配置したので、平行信号線路間のクロスト
ークノイズが効率よく低減できる効果がある。
信号線路間に接地電位のガードラインを配置し、さらに
、ガードラインは、平行信号線路両端部分において、接
地するように配置したので、平行信号線路間のクロスト
ークノイズが効率よく低減できる効果がある。
第１図はこの発明の一実施例による半導体集積回路装置
の配線の一部を示す斜視図、第２図は３線路モデルの模
式図、第３図は第２図のモデルにおけるクロストークノ
イズの特性を示すグラフ図。 第４図、および第５図は従来の半導体集積回路装置の配
線の一部を示す斜視図、第６図は第４図に示すＡ点の電
圧波形を示すグラフ図、第７図は第４図に示すＢ点のク
ロストークノイズ波形を示すグラフ図である。 図において、（１）￣（３）はＡ■配線、（４），（５
）はポリシリコン、（６ａ）〜（６ｅ）はコンタクト、
（７ａ）、（７ｂ）は拡散領域、（８）は基板である。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大岩増雄
の配線の一部を示す斜視図、第２図は３線路モデルの模
式図、第３図は第２図のモデルにおけるクロストークノ
イズの特性を示すグラフ図。 第４図、および第５図は従来の半導体集積回路装置の配
線の一部を示す斜視図、第６図は第４図に示すＡ点の電
圧波形を示すグラフ図、第７図は第４図に示すＢ点のク
ロストークノイズ波形を示すグラフ図である。 図において、（１）￣（３）はＡ■配線、（４），（５
）はポリシリコン、（６ａ）〜（６ｅ）はコンタクト、
（７ａ）、（７ｂ）は拡散領域、（８）は基板である。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大岩増雄
Claims (1)
- 平行に配置された２本以上の信号線路を有する半導体集
積回路装置において、接地電圧レベルの導電性ガードラ
インが存在し、上記ガードラインは少なくとも一部が上
記信号線路に挾まれるように配置し、さらに上記平行信
号線路の両端部に位置するガードラインの部分を接地す
るように配置し、この様な線路配置が少なくとも１パタ
ーン以上存在することを特徴とする半導体集積回路装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15784990A JP2682727B2 (ja) | 1990-06-15 | 1990-06-15 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15784990A JP2682727B2 (ja) | 1990-06-15 | 1990-06-15 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04218948A true JPH04218948A (ja) | 1992-08-10 |
| JP2682727B2 JP2682727B2 (ja) | 1997-11-26 |
Family
ID=15658710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15784990A Expired - Lifetime JP2682727B2 (ja) | 1990-06-15 | 1990-06-15 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682727B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5670815A (en) * | 1994-07-05 | 1997-09-23 | Motorola, Inc. | Layout for noise reduction on a reference voltage |
| EP0849793A3 (en) * | 1996-12-18 | 2000-05-10 | Texas Instruments Incorporated | Improvements in or relating to integrated circuit device packages |
| WO2014165488A1 (en) * | 2013-04-04 | 2014-10-09 | Qualcomm Incorporated | Routing and shielding of signal lines to improve isolation |
-
1990
- 1990-06-15 JP JP15784990A patent/JP2682727B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5670815A (en) * | 1994-07-05 | 1997-09-23 | Motorola, Inc. | Layout for noise reduction on a reference voltage |
| EP0849793A3 (en) * | 1996-12-18 | 2000-05-10 | Texas Instruments Incorporated | Improvements in or relating to integrated circuit device packages |
| WO2014165488A1 (en) * | 2013-04-04 | 2014-10-09 | Qualcomm Incorporated | Routing and shielding of signal lines to improve isolation |
| US9277641B2 (en) | 2013-04-04 | 2016-03-01 | Qualcomm Incorporated | Routing and shielding of signal lines to improve isolation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2682727B2 (ja) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940012602A (ko) | 반도체 장치 | |
| US5426323A (en) | Integrated semiconductor circuit with ESD protection | |
| JP3677346B2 (ja) | 電界効果により制御可能の半導体デバイス | |
| JPH04218948A (ja) | 半導体集積回路装置 | |
| EP0394878B1 (en) | Semiconductor device having multi-layered wiring structure | |
| JP2685135B2 (ja) | 半導体集積回路 | |
| JPH08274127A (ja) | 半導体装置 | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| JPH03233933A (ja) | 半導体集積回路装置 | |
| JP3742692B2 (ja) | ノイズフィルタ | |
| JPH0410429A (ja) | 半導体装置 | |
| JPH01248641A (ja) | ゲートアレイ型半導体集積回路装置 | |
| JPH06310662A (ja) | 半導体装置 | |
| KR970007081Y1 (ko) | 반도체 기억장치 | |
| JPH03270067A (ja) | 半導体集積装置 | |
| JPH0362565A (ja) | 半導体装置 | |
| JPH0581064B2 (ja) | ||
| JPS63184358A (ja) | 半導体集積回路 | |
| JPH11340272A (ja) | 半導体集積回路及び半導体集積回路装置 | |
| JPH04493Y2 (ja) | ||
| JPH0322463A (ja) | 半導体装置 | |
| JPH05190674A (ja) | 半導体集積回路装置 | |
| JPH04196226A (ja) | 半導体集積回路 | |
| JPH05175414A (ja) | 集積回路の実装方法 | |
| JPH07302963A (ja) | 表面実装用プリント配線板 |