JPH0449650A - モールドパッケージ型ハイブリッドｉｃ - Google Patents
モールドパッケージ型ハイブリッドｉｃInfo
- Publication number
- JPH0449650A JPH0449650A JP2158641A JP15864190A JPH0449650A JP H0449650 A JPH0449650 A JP H0449650A JP 2158641 A JP2158641 A JP 2158641A JP 15864190 A JP15864190 A JP 15864190A JP H0449650 A JPH0449650 A JP H0449650A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- lead frame
- package type
- type hybrid
- mold package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、モールドパッケージ型ハイブリットＩＣの構
造に関するものである。
造に関するものである。
（従来の技術）
従来、このような分野の技術としては、例えば特開昭６
０−１９４５５３号に示すようなものがあった。
０−１９４５５３号に示すようなものがあった。
第３図はかかる従来のモールドパッケージ型ハイブリッ
トＩＣの断面図である。
トＩＣの断面図である。
この図において、金属製ベースリボン１に接着剤を用い
て基板２を接着する。この基板２に能動素子或いは受動
素子を接着剤３を用いて接着する。
て基板２を接着する。この基板２に能動素子或いは受動
素子を接着剤３を用いて接着する。
他に回路に必要な能動素子５等を接着剤を用いて接着す
る。また、金属細線４を用いて配線を行った後、外装６
としてトランスファーモールド方式を用いて樹脂封止を
行う。
る。また、金属細線４を用いて配線を行った後、外装６
としてトランスファーモールド方式を用いて樹脂封止を
行う。
このように、従来のハイブリットＩＣは、回路基板上の
部品搭載は主に片面のみで行われていた。
部品搭載は主に片面のみで行われていた。
（発明が解決しようとする課題）
しかしながら、上記構成のモールドパッケージ型ハイブ
リットＩＣでは、高密度実装化の要求に対し、片面にし
か部品が実装できないこと、また、片面実装によって回
路基板のパターンの引きまわしが複雑化するため、場合
によっては、３層以上の多層化をしなければならず、回
路基板の価格が向上する等の問題があった。
リットＩＣでは、高密度実装化の要求に対し、片面にし
か部品が実装できないこと、また、片面実装によって回
路基板のパターンの引きまわしが複雑化するため、場合
によっては、３層以上の多層化をしなければならず、回
路基板の価格が向上する等の問題があった。
本発明は、上記問題点を除去し、リードフレームの形状
を回路基板の下面縁部周囲及び側面で受けるようにし、
リードフレーム自体の強度及び回路基板との固着強度を
増強すると同時に、リードフレームを前記形状とするこ
とにより、両面実装化を可能とするモールドパッケージ
型ハイブリットＩＣを提供することを目的とする。
を回路基板の下面縁部周囲及び側面で受けるようにし、
リードフレーム自体の強度及び回路基板との固着強度を
増強すると同時に、リードフレームを前記形状とするこ
とにより、両面実装化を可能とするモールドパッケージ
型ハイブリットＩＣを提供することを目的とする。
（課題を解決するための手段）
本発明は、上記目的を達成するために、モールドパッケ
ージ型ハイブリットＩＣにおいて、リードフレーム本体
の中央部に実装されるべき回路基板の回路形成部を避け
るように任意の幅を有する台座枠と、該台座枠の周囲四
辺のうち少なくとも一辺を一部又は全周に渡って適度の
角度に立ち上げて曲げてなる折曲部と、前記台座枠の外
周部に複数個の支持部によりリードフレーム本体に接続
してなるリードフレームとを設け、回路部品を両面に搭
載した回路基板を前記台座枠に搭載し、該回路基板とリ
ードフレーム電極部とをワイヤボンドで接続し、モール
ド樹脂で封止するようにしたものである。
ージ型ハイブリットＩＣにおいて、リードフレーム本体
の中央部に実装されるべき回路基板の回路形成部を避け
るように任意の幅を有する台座枠と、該台座枠の周囲四
辺のうち少なくとも一辺を一部又は全周に渡って適度の
角度に立ち上げて曲げてなる折曲部と、前記台座枠の外
周部に複数個の支持部によりリードフレーム本体に接続
してなるリードフレームとを設け、回路部品を両面に搭
載した回路基板を前記台座枠に搭載し、該回路基板とリ
ードフレーム電極部とをワイヤボンドで接続し、モール
ド樹脂で封止するようにしたものである。
（作用）
本発明によれば、上記したように、モールドパッケージ
型ハイブリットＩＣにおいて、リードフレームの回路基
板搭載部を回路基板底面の周囲部で受けられるよう、台
座枠を長方形状にし、更に台座枠の周囲を立ち上げ、両
面実装された回路基板の搭載を容易にし、リードフレー
ム自体の強度と回路基板搭載時に回路基板の裏面と側面
で受けることにより固着強度を増加させることができる
。
型ハイブリットＩＣにおいて、リードフレームの回路基
板搭載部を回路基板底面の周囲部で受けられるよう、台
座枠を長方形状にし、更に台座枠の周囲を立ち上げ、両
面実装された回路基板の搭載を容易にし、リードフレー
ム自体の強度と回路基板搭載時に回路基板の裏面と側面
で受けることにより固着強度を増加させることができる
。
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の実施例を示す樹脂封止前のモールドパ
ッケージ型ハイブリットＩＣの分解斜視図、第２図は本
発明の実施例を示すモールドパッケージ型ハイブリット
ＩＣの断面図である。
ッケージ型ハイブリットＩＣの分解斜視図、第２図は本
発明の実施例を示すモールドパッケージ型ハイブリット
ＩＣの断面図である。
まず、第１図に示すように、リードフレーム本体１１か
ら支持部１２に連結された回路基板受は部１３は、幅１
．．Ｉｔ、を有して長方形状に形成されている。また、
回路基板受は部１３の四辺の外周部をＬ字状に曲げた折
曲部１４ａ、１４ｂ、１４ｃ、１４ｄを形成する。これ
らの折曲部は、第２図に示すように、回路基板１５の厚
さＡ、曲げ部高さをＢとした時、Ａ＞Ｂとする。これは
曲げ部が高くなることにより、回路基板の端子部との接
触又はワイヤポンド時のワイヤ２０とが接触しないよう
にするためである。
ら支持部１２に連結された回路基板受は部１３は、幅１
．．Ｉｔ、を有して長方形状に形成されている。また、
回路基板受は部１３の四辺の外周部をＬ字状に曲げた折
曲部１４ａ、１４ｂ、１４ｃ、１４ｄを形成する。これ
らの折曲部は、第２図に示すように、回路基板１５の厚
さＡ、曲げ部高さをＢとした時、Ａ＞Ｂとする。これは
曲げ部が高くなることにより、回路基板の端子部との接
触又はワイヤポンド時のワイヤ２０とが接触しないよう
にするためである。
このようにして形成されたリードフレーム上に、回路基
板１５の表面にペアチップＩＣ１６、その他回路部品１
８を搭載し、ペアチップＩＣ１６と回路基板１５とはワ
イヤ１７で接続され、一方、回路基板１５の裏面には同
様に回路部品１９を搭載し、上記のリードフレーム上に
搭載し、第２図に示すように、回路基板１５とリードフ
レーム電極部２２とをワイヤ２０で接続した後、モール
ド樹脂２３で封止する。
板１５の表面にペアチップＩＣ１６、その他回路部品１
８を搭載し、ペアチップＩＣ１６と回路基板１５とはワ
イヤ１７で接続され、一方、回路基板１５の裏面には同
様に回路部品１９を搭載し、上記のリードフレーム上に
搭載し、第２図に示すように、回路基板１５とリードフ
レーム電極部２２とをワイヤ２０で接続した後、モール
ド樹脂２３で封止する。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように、本発明によれば、回路基
板の下面周囲部を支持すると共に、リードフレーム回路
基板の支持部の外周を直角に曲げ、折曲部を形成するよ
うにしたので、回路基板の両面に部品を実装することが
でき、パターンの引きまわしが容易になる。
板の下面周囲部を支持すると共に、リードフレーム回路
基板の支持部の外周を直角に曲げ、折曲部を形成するよ
うにしたので、回路基板の両面に部品を実装することが
でき、パターンの引きまわしが容易になる。
従って、従来４層程度まで必要だったものが、２層の回
路基板で実装することが可能になり、価格が低減化され
る。
路基板で実装することが可能になり、価格が低減化され
る。
また、リードフレームの強度を向上させることができる
と同時に、回路基板搭載時にリードフレームに対し、容
易に位置決めを行うことができ、加工時間の短縮を図る
ことができる。
と同時に、回路基板搭載時にリードフレームに対し、容
易に位置決めを行うことができ、加工時間の短縮を図る
ことができる。
第１図は本発明の実施例を示す樹脂封止前のモールドパ
ッケージ型ハイブリットＩＣの分解斜視図、第２図は本
発明の実施例を示すモールドパッケージ型ハイブリット
ＩＣの断面図、第３図は従来のモールドパッケージ型ハ
イブリットＩＣの断面図である。 １１・・・リードフレーム本体、１２・・・支持部、１
３・・・回路基板受は部、１４ａ、１４ｂ、１４ｃ、
１４ｄ・−・折曲部、１５・・・回路基板、１６・・・
ペアチップＩＣ１１８，１９・・・回路部品、１７．２
０・・・ワイヤ、２１・・・ワイヤボンド、２２・・・
リードフレーム電極部、２３・・・モールド樹脂。 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外１名）第２図
ッケージ型ハイブリットＩＣの分解斜視図、第２図は本
発明の実施例を示すモールドパッケージ型ハイブリット
ＩＣの断面図、第３図は従来のモールドパッケージ型ハ
イブリットＩＣの断面図である。 １１・・・リードフレーム本体、１２・・・支持部、１
３・・・回路基板受は部、１４ａ、１４ｂ、１４ｃ、
１４ｄ・−・折曲部、１５・・・回路基板、１６・・・
ペアチップＩＣ１１８，１９・・・回路部品、１７．２
０・・・ワイヤ、２１・・・ワイヤボンド、２２・・・
リードフレーム電極部、２３・・・モールド樹脂。 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外１名）第２図
Claims (1)
- 【特許請求の範囲】 （ａ）リードフレーム本体の中央部に実装されるべき回
路基板の回路形成部を避けるように任意の幅を有する台
座枠と、 （ｂ）該台座枠の周囲四辺のうち少なくとも一辺を一部
又は全周に渡って適度の角度に立ち上げて曲げてなる折
曲部と、 （ｃ）前記台座枠の外周部に複数個の支持部によりリー
ドフレーム本体に接続してなるリードフレームとを設け
、 （ｄ）回路部品を両面に搭載した回路基板を前記台座枠
に搭載し、該回路基板とリードフレーム電極部とをワイ
ヤボンドで接続し、モールド樹脂で封止することを特徴
とするモールドパッケージ型ハイブリットＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2158641A JPH0449650A (ja) | 1990-06-19 | 1990-06-19 | モールドパッケージ型ハイブリッドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2158641A JPH0449650A (ja) | 1990-06-19 | 1990-06-19 | モールドパッケージ型ハイブリッドｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0449650A true JPH0449650A (ja) | 1992-02-19 |
Family
ID=15676152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2158641A Pending JPH0449650A (ja) | 1990-06-19 | 1990-06-19 | モールドパッケージ型ハイブリッドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0449650A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719436A (en) * | 1995-03-13 | 1998-02-17 | Intel Corporation | Package housing multiple semiconductor dies |
| US5780926A (en) * | 1996-02-17 | 1998-07-14 | Samsung Electronics Co., Ltd. | Multichip package device having a lead frame with stacked patterned metallization layers and insulation layers |
| JP2006269784A (ja) * | 2005-03-24 | 2006-10-05 | Konica Minolta Opto Inc | 撮像装置 |
-
1990
- 1990-06-19 JP JP2158641A patent/JPH0449650A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719436A (en) * | 1995-03-13 | 1998-02-17 | Intel Corporation | Package housing multiple semiconductor dies |
| US5780926A (en) * | 1996-02-17 | 1998-07-14 | Samsung Electronics Co., Ltd. | Multichip package device having a lead frame with stacked patterned metallization layers and insulation layers |
| JP2006269784A (ja) * | 2005-03-24 | 2006-10-05 | Konica Minolta Opto Inc | 撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001515276A (ja) | 高密度ｉ／ｏカウント付集積回路装置用電気インタフェース | |
| JPH06350015A (ja) | 半導体装置 | |
| JPH0449650A (ja) | モールドパッケージ型ハイブリッドｉｃ | |
| JPS62217476A (ja) | 磁気ヘツドアセンブリ | |
| JPH06169139A (ja) | 金属コアプリント配線板の曲げ加工方法 | |
| JP3734389B2 (ja) | 内視鏡用撮像素子組付け装置 | |
| JPS6222497A (ja) | メタルコア配線基板 | |
| JPH0739255Y2 (ja) | ワイヤボンディングを行う両面フレキシブル基板の構造 | |
| JPH0753989Y2 (ja) | Ｉｃカード用モジュール | |
| JPS636759Y2 (ja) | ||
| JP2000301065A (ja) | 圧電振動装置 | |
| JPS62134957A (ja) | 半導体装置 | |
| JPS63175454A (ja) | 半導体モジュール | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JP2621038B2 (ja) | Ｉｃカード | |
| JPH0143872Y2 (ja) | ||
| JPH05144996A (ja) | 表面実装型半導体装置 | |
| JP3108517B2 (ja) | Ｉｃカード | |
| JP2000307027A (ja) | 半導体装置とそれに用いるリードフレーム | |
| JPS6355997A (ja) | 電子ユニツト | |
| JPH04199564A (ja) | 電子部品のパッケージ構造 | |
| JPH0644175U (ja) | 電子部品の実装構造 | |
| JPH05326833A (ja) | 半導体実装基板 | |
| JPH03171745A (ja) | ハイブリッド集積回路のマウント構造 |